功率器件的CSP封装结构及其制造方法

    公开(公告)号:CN105826288B

    公开(公告)日:2019-08-13

    申请号:CN201610165481.0

    申请日:2016-03-22

    Abstract: 本发明公开的功率器件的CSP封装结构,该结构利用管芯与管芯之间的划片道和/或管芯四个角处的区域,用腐蚀或者划片的方法,将这些区域的外延层去掉,露出N+衬底,之后用溅射或蒸发的方法在芯片表面蒸镀一层金属以此将衬底的N+层引到表面,以此来实现CSP封装的要求。本发明的有益效果在于:有效地充分利用芯片的表面积,最大可能地降低功率器件的导通电阻。

    一种晶圆背面减薄金属化方法

    公开(公告)号:CN109830434A

    公开(公告)日:2019-05-31

    申请号:CN201910094378.5

    申请日:2019-01-30

    Inventor: 黄平 鲍利华

    Abstract: 本发明公开的一种晶圆背面减薄金属化方法,包括如下步骤:(1)在晶圆的P型硅衬底上面外延N+型硅外延层和N-型外延层;N+型硅外延层最终要作为器件的一个电极;N-型硅外延层作为器件的有源区域;(2)在N-型硅外延层的上表面制作器件的正面结构;(3)在器件的正面结构上制作铜柱或者金柱或者锡球,然后在晶圆的表面再制作环氧树脂;之后再研磨环氧树脂,使铜柱、金柱或者锡球露出;(4)先对晶圆的P型硅衬底进行研磨,然后再用电化学腐蚀的方法,将P型硅衬底完全腐蚀掉,且自动停止在之前的PN结处;(5)在PN结上进行金属化形成一层金属化层。本发明能够将晶圆背面减薄至PN结,使晶圆背面能够减至足够薄。

    一种功率器件的CSP封装方法

    公开(公告)号:CN109473362A

    公开(公告)日:2019-03-15

    申请号:CN201811267602.8

    申请日:2018-10-29

    Inventor: 黄平

    Abstract: 本发明公开的一种功率器件的CSP封装方法,其包括如下步骤:步骤1:完成晶圆前道制程步骤;步骤2:晶圆正面RDL制程,包括钝化和铜覆盖层制程步骤;步骤3:晶圆正面塑封步骤;步骤4:晶圆正面研磨步骤;步骤5:晶圆背面减薄及金属化步骤;步骤6:晶圆背面蚀刻步骤;步骤7:晶圆背面第一次介质沉积及蚀刻步骤;步骤8:晶圆背面金属溅射及蚀刻步骤;步骤9:晶圆背面第二次介质沉积及蚀刻步骤;步骤10:晶圆背面植球步骤;步骤11:切片步骤。本发明对晶圆正面的塑封层进行研磨,将铜覆盖层表面露出,有利于散热。本发明对晶圆的正面进行塑封,除了可以保护之外,还可以起到支撑的作用。

    晶圆背面对位标记及其制作方法、半导体器件的制备方法

    公开(公告)号:CN119361577A

    公开(公告)日:2025-01-24

    申请号:CN202411461290.X

    申请日:2024-10-18

    Abstract: 本公开提供一种晶圆背面对位标记及其制作方法、晶圆背面切割方法、晶圆背面光刻方法、及半导体器件的制备方法,该晶圆背面对位标记的制作方法包括:提供正面布设有管芯的晶圆;在晶圆正面制作划片道和覆盖管芯和划片道的绝缘层,划片道的道深小于第一厚度;对晶圆背面进行第一次背面减薄处理至第一厚度,在减薄后的晶圆背面制作金属层;对晶圆背面的边缘区域进行第二次背面减薄处理以显露出边缘区域中划片道内的绝缘材料,形成供晶圆背面划片或光刻用的晶圆背面对位标记。如此,可利用制作的晶圆背面对位标记,能在晶圆背面执行包括晶圆切割或晶圆光刻在内等工艺,解决相关技术中在晶圆背面进行相关制程工艺时欠缺有效的晶圆背面对位标记的缺失。

    一种功率半导体器件场限环结构的制备方法

    公开(公告)号:CN118571918A

    公开(公告)日:2024-08-30

    申请号:CN202410626148.X

    申请日:2024-05-20

    Abstract: 本申请公开了一种功率半导体器件场限环结构的制备方法,包括:提供衬底,在衬底上沉积生长第一外延层,衬底和第一外延层均为第一型掺杂;在第一外延层的场限环区域刻蚀多个间隔设置的场限环沟槽;在刻蚀后的第一外延层上沉积生长第二外延层,使第二外延层完全填充场限环沟槽,第二外延层为第二型掺杂;将第一外延层表面上的第二外延层研磨掉,使第二外延层仅填充场限环沟槽;在第一外延层的主结区域注入第二型掺杂形成主结。本方案能够精确控制器件参数,提高功率半导体器件的耐压性能。

    场阻型IGBT结构及其制作方法

    公开(公告)号:CN109166914B

    公开(公告)日:2022-12-23

    申请号:CN201810765325.7

    申请日:2018-07-12

    Inventor: 黄平

    Abstract: 本发明公开的场阻型IGBT结构,包括一N漂移区域,该N漂移区域具有相对的正面结构和背面结构,所述正面结构中包含发射极和栅极,其特征在于,所述背面结构具有一层N型缓冲层和一层集电极层,所述集电极层覆盖在所述N型缓冲层上。本发明还公开了该穿通型IGBT结构的制作方法。本发明与现有技术相比,具有如下优点:(1)不再需要传统的高能离子注入和激光退火;(2)N型Ge和P型Ge的掺杂由材料工厂制作,不再需要掺杂工艺以及退火工艺;(3)掺杂浓度可以按照要求来调整;(4)N型Ge层和P型Ge层可以在同一台蒸发设备或者溅射设备里完成。

    一种三极管分离器件CSP封装结构及封装方法

    公开(公告)号:CN110660765B

    公开(公告)日:2021-06-25

    申请号:CN201910900870.7

    申请日:2019-09-23

    Abstract: 本发明公开了一种三极管分离器件CSP封装结构及封装方法,该封装结构包括晶片(1)和布设于所述晶片(1)上的三极管,所述三极管中的两个功能引脚位于所述晶片(1)的正面,第三功能引脚位于所述晶片(1)的背面;所述晶圆背面减薄和背面金属层(8)蒸发或者溅射;在所述背面金属层(8)进行塑封(6),包覆所述背面电极金属层(8);所述晶片(1)上设置有划片槽(2),所述划片槽(2)从所述晶片(1)的正面直至延伸至所述晶片(1)的背面金属层,所述划片槽(2)内布设有金属布线(3),所述金属布线(3)将位于所述晶片(1)背面的功能引脚引到所述晶片(1)的正面。本发明通过划片槽直接连接到晶片的背面金属层,并通过金属布线将位于晶片背面的第三功能引脚引到晶片的正面,使所有功能引脚均在晶片的正面;降低了器件的导通电阻。

    应用于埋入式基板封装的功率半导体芯片电极结构及制备方法

    公开(公告)号:CN111554640A

    公开(公告)日:2020-08-18

    申请号:CN202010373804.1

    申请日:2020-05-06

    Abstract: 本发明公开了应用于埋入式基板封装的功率半导体芯片电极结构,包括硅层和设置在所述硅层上表面上的上电极以及设置在所述硅层下表面上的下电极,所述上电极的一部分与所述硅层直接连接,上电极的另一部分与所述硅层之间设置有介质层,相邻的上电极之间通过钝化层隔离开来;所述上电极包括压焊盘Al层,其特征在于,在所述压焊盘Al层上化镀有NiAu层或者NiPdAu层,所述下电极最外层为纯铜层或者铜基合金层。本发明还公开了上述应用于埋入式基板封装的功率半导体芯片电极结构的制备方法。本发明解决了现有技术所存在的技术问题。

Patent Agency Ranking