-
公开(公告)号：CN103339614B
公开(公告)日：2016-11-30
申请号：CN201280006707.2
申请日：2012-01-19
Applicant: ARM有限公司
Inventor： 迈克尔·约翰·威廉姆斯 , 理查德·罗伊·格里森思怀特
Abstract: 一种数据处理装置，包括：数据处理电路，用于响应于程序指令的执行而执行数据处理操作，以及调试电路，用于执行操作。该数据处理装置包括数据储存装置，该数据储存装置用于储存当前调试异常掩码值。该数据处理电路被配置为响应于执行关键代码而在该数据储存装置中将该当前调试异常掩码值设为第一值，并且在该关键代码的执行终止时重置该当前调试异常掩码值以不储存该第一值；其中该数据处理电路被配置为，响应于从该调试电路接收到指示调试异常将被执行的控制信号，如果该当前调试异常掩码值不被设为该第一值时，则允许异常被执行，以及如果该当前调试异常掩码值被设为该第一值时，则不允许该异常被执行。
-
公开(公告)号：CN106068497A
公开(公告)日：2016-11-02
申请号：CN201580011400.5
申请日：2015-03-04
Applicant: ARM有限公司
Inventor： 马修·詹姆斯·霍斯内尔 , 理查德·罗伊·格里森思怀特 , 斯图亚特·大卫·贝尔斯
IPC: G06F9/46
Abstract: 非对称性多处理器系统(2)包括经由控制器(14、16)支持事务存储器的多个处理器核心(4、6)以及不经由硬件支持事务存储器的一个或多个处理器核心(8)。控制器通过以下方式对请求对于锁地址的排他性访问的请求的接收进行回应：确定它们相关联的处理元件当前是否正在执行由此锁地址处存储的锁值保护的存储器事务，并且如果它们的处理元件正在执行这样的事务，则延迟释放锁地址用于排他性访问，直至预定条件被满足。如果处理元件没有正在执行这样的受保护的存储器事务，则锁地址可被无条件地释放用于排他性访问。预定条件可以是自从请求被接收到起已经超出阈值延迟和/或请求先前已经被接收并拒绝了阈值次数。请求可通过用于从存储锁地址的架构寄存器(76)中读取锁地址的事务启动指令的执行(如果执行此事务启动指令的处理器没有在执行正在进行的存储器事务)而产生。如果处理器已在执行存储器事务，则事务启动指令不需要访问在锁地址寄存器(76)内保持的锁地址处存储的锁值，因为假设锁值已经被检杳过。
-
公开(公告)号：CN103052942B
公开(公告)日：2016-08-03
申请号：CN201180038097.X
申请日：2011-06-13
Applicant: ARM有限公司
Inventor： 理查德·罗伊·格里森思怀特
CPC classification number: G06F9/30043 , G06F9/3004 , G06F9/30134 , G06F9/3824
Abstract: 数据处理系统（2）包括：堆栈指针寄存器（26、28、30、32），该堆栈指针寄存器存储用在对于堆栈数据储存装置（44、46、48、50）的堆栈存取操作中的堆栈指针值。被选择性地停用的堆栈对齐查核电路（36）可被提供，用以查核与堆栈存储器存取相关联的堆栈指针值的存储器地址对齐。堆栈对齐查核电路（36）的动作独立于就所有的存储器存取而执行的任何进一步的其他对齐查核。因此，可提供通用对齐查核电路（38），并可就任何的存储器存取对该通用对齐查核电路（38）独立地选择性停用。
-
公开(公告)号：CN104915182A
公开(公告)日：2015-09-16
申请号：CN201510233155.4
申请日：2011-09-29
Applicant: ARM有限公司
Inventor： 戴维·詹姆斯·西尔 , 理查德·罗伊·格里森思怀特 , 奈杰尔·约翰·斯蒂芬斯
IPC: G06F9/30
CPC classification number: G06F9/3016 , G06F7/764 , G06F7/768 , G06F9/30018 , G06F9/30032 , G06F9/30036 , G06F9/30109 , G06F9/30112 , G06F9/30145 , G06F9/3887
Abstract: 本申请涉及一种具有位域操纵指令的数据处理装置及方法，该数据处理装置(2)包含一处理电路(4)及指令译码器(6)。位域操纵指令控制该处理装置(2)从相应第一源数据元素src1及第二源数据元素src2产生至少一个结果数据元素。每一个结果数据元素包括对应于该相应第一源数据元素src1的位域bf的部分。比所插入的位域bf更有效的结果数据元素的位具有前缀值p，基于由该指令所指定的控制值选择该前缀值p，作为第一前缀值、第二前缀值及第三前缀值中的一个前缀值，该第一前缀值具有零值，该第二前缀值具有该相应第二源数据元素src2的一部分的值，该第三前缀值对应于该第一源数据元素src1的该位域bf的符号扩展。
-
公开(公告)号：CN103052941A
公开(公告)日：2013-04-17
申请号：CN201180038092.7
申请日：2011-06-13
Applicant: ARM有限公司
Inventor： 理查德·罗伊·格里森思怀特
CPC classification number: G06F9/30101 , G06F9/30181 , G06F9/30189 , G06F9/30196 , G06F9/3861
Abstract: 一种支持多种操作模式的数据处理系统(2)设有非法改变侦测电路(22)，非法改变侦测电路(22)响应于模式改变程序指令或异常返回指令的执行来侦测由程序指令执行非法模式改变的尝试，例如改变至更高等级的权限。若侦测到此改变，则设定非法改变位CPSR.IL。指令译码器(12)响应于具有设定值的非法改变位而将后续程序指令视为未定义指令。这些未定义指令可接着触发未定义指令异常或其它类型的响应。
-
Patent Agency Ranking
公开(公告)号：CN112639750B
公开(公告)日：2024-09-06
申请号：CN201980055095.8
申请日：2019-10-21
Applicant: ARM有限公司
Inventor： 鲁本·鲍里索维奇·艾拉佩蒂安 , 格雷姆·彼得·巴尔内斯 , 理查德·罗伊·格里森思怀特
IPC: G06F12/14 , G06F12/1027
Abstract: 本申请提供一种用于控制存储器存取的装置及方法。装置具有存储器存取电路系统，用于响应于目标地址执行卷标保护型存储器存取操作，默认的卷标保护型存储器存取操作包括以下步骤：比较地址卷标与保护卷标，地址卷标与目标地址相关联，保护卷标储存在与一个或多个存储器位置的区块相关联的存储器系统中，一个或多个存储器位置的区块包括由目标地址识别出的寻址位置；以及生成是否在保护卷标与地址卷标之间检测到匹配的指示。此外，装置具有控制卷标储存器，用于对多个存储器区域中的每个区域，储存配置控制信息，此配置控制信息用于控制当目标地址在存储器区域内时存储器存取电路系统如何执行卷标保护型存储器存取操作。每个存储器区域对应于多个区块。这提供用于执行卷标保护型存储器存取操作的非常灵活且高效的机制。
-
公开(公告)号：CN111433740B
公开(公告)日：2024-07-30
申请号：CN201880078157.2
申请日：2018-12-14
Applicant: ARM有限公司
Inventor： 理查德·罗伊·格里森思怀特 , 贾科莫·加布雷利 , 马修·詹姆斯·霍斯内尔
Abstract: 一种装置包括用于执行数据处理的处理电路和用于对指令进行解码来控制处理电路执行数据处理的指令解码电路。该指令解码电路响应于推测屏障指令，而控制处理电路来防止按程序顺序出现在推测屏障指令之后的后续操作推测地影响缓存中的条目的分配，该后续操作对按程序顺序在推测屏障指令之前的较早的指令具有地址依赖性。这提供了针对推测缓存定时边通道攻击的保护。
-
公开(公告)号：CN112236750B
公开(公告)日：2024-07-26
申请号：CN201980036398.5
申请日：2019-05-09
Applicant: ARM有限公司
Inventor： 马修·詹姆斯·霍斯内尔 , 格里戈里奥斯·马格克里斯 , 理查德·罗伊·格里森思怀特 , 内森·永·胜·宗
Abstract: 本公开涉及数据处理方法和设备。描述了一种设备，该设备使用独占式监控器指示来支持事务存储器和独占式加载/存储指令以追踪对给定地址的独占式访问。响应于在给定事务内执行的指定加载目标地址的预定类型的加载指令，先前针对该加载目标地址设置的任何独占式监控器指示被清除。响应于独占式加载指令，而触发对下述事务的中止：针对该事务，该给定地址被指定为该事务的地址工作集中的一个地址。这有助于维持在事务与非事务线程之间的互斥，即使在非事务线程中存在加载推测也如此。
-
公开(公告)号：CN116209979A
公开(公告)日：2023-06-02
申请号：CN202180059685.5
申请日：2021-07-08
Applicant: ARM有限公司
Inventor： 奈杰尔·约翰·斯蒂芬斯 , 大卫·汉纳·曼塞尔 , 理查德·罗伊·格里森思怀特 , 马修·卢西恩·埃文斯 , 伊莲娜·米兰诺维奇
IPC: G06F9/38
Abstract: 本公开提供了一种装置，该装置包括：指令解码器，用于对处理指令进行解码；一个或多个第一寄存器；第一处理电路，用于在第一处理模式下执行经解码处理指令，其中第一处理电路被配置为使用一个或多个第一寄存器来执行经解码处理指令；以及控制电路，用于选择性地启动经解码处理指令在第二处理模式下的执行，其中使用一个或多个第二寄存器来选择性地执行经解码处理指令；指令解码器被配置为：在第一处理模式下对选自第一指令集的处理指令进行解码并且在第二处理模式下对选自第二指令集的处理指令进行解码，其中第一指令集和第二指令集中的一者或两者包括在第一指令集和第二指令集中的另一者中不可用的至少一个指令；指令解码器被配置为对用于在第一处理模式与第二处理模式之间进行改变的一个或多个模式改变指令进行解码；并且第一处理电路被配置为响应于模式改变指令的执行，在第一处理模式与第二处理模式之间改变当前处理模式。
-
公开(公告)号：CN112470134A
公开(公告)日：2021-03-09
申请号：CN201980048946.6
申请日：2019-06-07
Applicant: ARM有限公司
Inventor： 理查德·罗伊·格里森思怀特 , 格雷姆·彼得·巴尔内斯
Abstract: 公开了一种包括存储器存取电路以响应于接收到的目标地址来执行标签保护的存储器存取的装置及其操作方法。在该标签保护的存储器存取中，保护标签检索操作寻求检索与一个或多个存储器位置的块相关联地存储的保护标签，这些存储器位置包括由接收到的目标地址识别出的经寻址位置，并且保护标签检查操作比较与接收到的目标地址相关联的地址标签与由该保护标签检索操作检索到的保护标签。当保护标签检索操作在检索保护标签中不成功时，将替代保护标签值存储为与一个或多个存储器位置的块相关联的保护标签，这些存储器位置包括由目标地址识别出的经寻址位置。
-
-
-
-
-
-
-
-
-
Search Results
83
records
(took 0.02 seconds)
