Patent search ap:("福建师范大学") AND inv:"连桂仁" Page 3

21.

实用新型
一种数字全息图的零级像抑制电路失效

公开(公告)号：CN205092904U

公开(公告)日：2016-03-16

申请号：CN201520908407.4

申请日：2015-11-13

Applicant: 福建师范大学

Inventor： 陈家祯 , 郑子华 , 叶锋 , 连桂仁 , 许力

IPC: H04N5/14 , H04N5/21

Abstract: 本实用新型提供一种数字全息图的零级像抑制电路，包括DSP主控处理器，还包括可编程集成芯片，所述可编程集成芯片上集成有依次连接的缓冲存储器、像素数据处理器和滤波器电路；所述缓冲存储器与所述DSP主控处理器连接，所述滤波器电路与所述DSP主控处理器连接。本实用新型基于FPGA集成芯片和滤波器实现数字全息图像的零级像抑制处理过程，通过硬件电路方式的实现，显著提高了图像的处理效率，使其具备实时性；同时又能恢复信息图像的并行处理能力。

Patent Agency Ranking