-
公开(公告)号:CN111524965B
公开(公告)日:2021-09-24
申请号:CN202010358355.3
申请日:2020-04-29
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/36 , H01L29/78 , H01L21/336 , H01L29/739 , H01L21/331
Abstract: 本发明提供一种降低高压互连影响的横向器件及制备方法,包括第一型掺杂杂质接触区、第二型掺杂杂质接触区、第二型掺杂杂质阱区、第一型掺杂杂质阱区、第一型掺杂杂质漂移区、第一型掺杂杂质外延层、绝缘埋层、第二型掺杂杂质衬底、源电极、栅电极、漏电极、栅氧化层、硅局部氧化隔离氧化层,通过不同的工艺步骤分别形成高压互连区的第一型掺杂杂质漂移区和非高压互连区的第一型掺杂杂质外延层,改变高压互连区的漂移区掺杂浓度,增强了高压互连区漂移区耗尽能力,提高了器件的击穿电压。
-
公开(公告)号:CN112382658B
公开(公告)日:2021-08-24
申请号:CN202010890066.8
申请日:2020-08-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法,包括:第一导电类型半导体衬底、第一导电类型阱区、第一导电类型源端重掺杂区,第二导电类型漂移区、第二导电类型阱区、第二导电类型源端重掺杂区,第二导电类型漏端重掺杂区,第一介质氧化层、第二介质氧化层、第三介质氧化层,多晶硅电极、控制栅多晶硅电极,源极金属,漏极金属,金属条;第一介质氧化层与同源极相连的多晶硅电极形成纵向场板,平行插入第二导电类型漂移区,形成阶梯状排列的纵向场板阵列。纵向场板呈阶梯状分布,优化了硅层表面电场,提高了器件耐压,且对电流的限制效果减弱,进一步降低了器件的比导通电阻,多晶硅电极与源极相连,降低了器件的栅漏电容。
-
公开(公告)号:CN110518060B
公开(公告)日:2021-03-16
申请号:CN201910845034.3
申请日:2019-09-07
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种横向变掺杂结终端结构,包括场板、厚氧化层、第一导电类型半导体横向变掺杂区、第一导电类型半导体主结、第二导电类型半导体漂移区、第二导电类型半导体衬底、金属化漏极,第一导电类型半导体横向变掺杂区由若干个横向变掺杂子区所构成,当该终端结构承受反向耐压时,随着反向电压的增加,横向变掺杂区子区依次被完成耗尽,与常规VLD结构相比,本发明在低反偏电压下,只有少数横向变掺杂区参与耐压,减少了PN结面积,反向电流降低;正向导通时,本发明仅有与主结连在一起的第一段横向变掺杂区参与载流子注入,减小了终端区的非平衡载流子注入。
-
公开(公告)号:CN111969049A
公开(公告)日:2020-11-20
申请号:CN202010888909.0
申请日:2020-08-28
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/40 , H01L29/739
Abstract: 本发明提供一种SOI横向绝缘栅双极晶体管,第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板,分布在整个第二导电类型漂移区中,形成纵向浮空场板阵列;在集电极区域以相同工艺形成与集电极接触电极相连的纵向场板,并且平行插入第二导电类型阱区,形成阳极电阻结构。本发明在器件开态时,纵向浮空场板表面能够形成积累层,提高了器件的饱和电流。第二导电类型阱区引入的纵向场板,能够精确控制阳极电阻的大小,消除了snapback现象对器件输出特性的影响,提高器件的稳定性。
-
公开(公告)号:CN111524966A
公开(公告)日:2020-08-11
申请号:CN202010358929.7
申请日:2020-04-29
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 本发明提供一种降低高压互连影响的横向高压器件,包括第一型掺杂杂质接触区、第二型掺杂杂质接触区、第一型掺杂杂质阱区、第二型掺杂杂质阱区、第一型掺杂杂质外延层、第一型掺杂杂质漂移区、绝缘埋层、第二型掺杂杂质衬底、源电极、栅电极、漏电极、栅氧化层、硅局部氧化隔离氧化层,器件高压互连区的漂移区设置为线性变掺杂,降低高压互连线对器件表面电场的影响,提高器件击穿电压。
-
公开(公告)号:CN111524962A
公开(公告)日:2020-08-11
申请号:CN202010354969.4
申请日:2020-04-29
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种降低高压互连影响的器件结构及制造方法,包括非高压互连区和高压互连区:非高压互连区包括第二型掺杂杂质衬底、埋氧化层、第一型掺杂杂质外延层、第二型掺杂杂质阱区、第一型掺杂杂质接触区、第二型掺杂杂质接触区、第一型掺杂杂质阱区、场氧化层、栅氧化层,高压互连区结构包括第二型掺杂杂质衬底、埋氧化层、第一型掺杂杂质外延层、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质阱区、第一型掺杂杂质接触区、场氧化层、淀积氧化层;本发明通过在常规的制造工艺中额外增加淀积氧化层和光刻工艺,提高了高压互连线到器件表面的氧化层厚度,且不影响非高压互连区的氧化层厚度。该方法降低了高压互连线(HVI)对器件表面电场的影响,提高了器件的击穿电压。
-
公开(公告)号:CN107294369B
公开(公告)日:2019-03-29
申请号:CN201710564670.X
申请日:2017-07-12
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
Abstract: 一种应用于升压变换器的恒流启动电路,属于电子技术领域。包括功率级、恒流启动模块、偏置电路模块和使能模块,所述偏置电路模块用于产生恒定的第一偏置电流和第二偏置电流提供给所述恒流启动模块,所述使能模块用于产生使能信号EN控制偏置电路模块与恒流启动模块的开启和关断;所述恒流启动模块利用电流镜和恒定偏置电流将功率级的充电电流限制为固定值。本发明采用将充电电流即电感电流箝位为固定值的方法,实现了软启动阶段的恒流充电,消除了升压变换器电路启动阶段的浪涌电流。
-
公开(公告)号:CN107390772B
公开(公告)日:2019-01-18
申请号:CN201710773734.7
申请日:2017-08-31
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: G05F3/26
Abstract: 本发明涉及集成电路技术。本发明解决了现有低压差线性稳压器功耗较大的问题,提供了一种高电源电压低功耗低压差线性稳压器,其技术方案可概括为:高电源电压低功耗低压差线性稳压器,包括外部电源输入端、电压输出端、PMOS管一、PMOS管二、JFET耐压管一、JFET耐压管二、NMOS管、NPN管一、NPN管二、二极管、电容、电阻一、电阻二、电阻三及电阻四。本发明的有益效果是,避免使用误差放大器,电路结构简单,功耗较小,由于使用了JFET耐压管一及JFET耐压管二,从而可以在高电源电压下工作,适用于低压差线性稳压器。
-
公开(公告)号:CN107024958B
公开(公告)日:2018-04-13
申请号:CN201710274232.X
申请日:2017-04-25
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: G05F3/16
Abstract: 一种具有快速负载瞬态响应的线性稳压电路,属于电源管理技术领域。包括钳位运放电路和含自适应调整电路的缓冲输出级电路,可以应用于数字负载,钳位运放电路输入基准电压,得到与需要的电压大小相等的电压作为一个参考电压,再通过具有一定带载能力的缓冲输出级得到最终需要的电压;本发明加入自适应调整电路,使得输出电压在全负载范围内的变化量减小很多,其带载能力也有所增强。本发明在简化电路结构复杂性的同时,有效的实现了快速的负载瞬态响应以及较小的输出电压变化量ΔVout。
-
公开(公告)号:CN107315441A
公开(公告)日:2017-11-03
申请号:CN201710532707.0
申请日:2017-07-03
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: G05F1/59
CPC classification number: G05F1/59
Abstract: 一种具有快速瞬态响应的片上低压差线性稳压器,属于电源管理技术领域。包括误差放大器、功率管MP、密勒电容CL、第一分压电阻和第二分压电阻,功率管MP的源极连接输入电压VIN,其漏极通过第一分压电阻和第二分压电阻的串联结构后接地;误差放大器的负向输入端连接基准电压Vref,其正向输入端连接第一分压电阻和第二分压电阻的串联点,其输出端连接功率管MP的栅极,密勒电容CL接在功率管MP的漏极和地之间;误差放大器采用STCB结构的误差放大器,STCB结构的误差放大器的输入级插入瞬态增强结构;优选实施例中功率管MP的栅极和漏极之间还连接有微分器同时LDO引入自适应偏置结构。本发明在提升瞬态响应速度的同时大幅度减小了环路补偿所需的密勒电容。
-
-
-
-
-
-
-
-
-