公开(公告)号：CN105679816B

公开(公告)日：2019-01-01

申请号：CN201610266037.8

申请日：2016-04-26

Applicant: 电子科技大学

Inventor： 张金平 ,  廖航 ,  刘玮琪 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/739 ,  H01L21/331

Abstract: 本发明属于功率半导体器件技术领域，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管。本发明通过在器件沟槽内栅电极的底部和侧面引入厚的介质层，并减小栅电极的深度，从而减小了器件的栅极电容，特别是栅极‑集电极电容，提高器件的开关速度，降低器件的开关损耗，并避免了开启动态过程中的电流、电压振荡和EMI问题，同时，通过侧面厚介质层一侧浮空的p型基区不但减小了MOS沟道的密度，改善了短路安全工作区，而且进一步减小了空穴的抽取面积，提高了发射极端的载流子增强效应，进一步改善了整个N型漂移区的载流子浓度分布，提高了器件的性能和可靠性。

公开(公告)号：CN108735823A

公开(公告)日：2018-11-02

申请号：CN201810571838.4

申请日：2018-06-01

Applicant: 电子科技大学

Inventor： 张金平 ,  邹华 ,  罗君轶 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

Abstract: 一种二极管器件及其制作方法，属于功率半导体器件技术领域。器件的元胞结构包括金属阴极、N+衬底和N-外延层，N-外延层的顶层两侧具有沟槽结构，沟槽结构自下而上包括P型半导体区和异质半导体；N-外延层的顶层还具有P型体区、N+源区和P+接触区；N+源区、P型体区及部分N-外延层与异质半导体通过沟槽侧壁的介质层相接触，器件表面覆盖有金属阳极。异质半导体、介质层、源区、体区和外延层形成超势垒结构。本发明能够解决现目前PIN二极管器件所存在的正向开启电压大、反向恢复能力差等问题；并且在不影响耐压的前提下有更低的漏电，更大的安全工作区，提高了器件的可靠性。

公开(公告)号：CN105932042B

公开(公告)日：2018-09-21

申请号：CN201610266350.1

申请日：2016-04-26

Applicant: 电子科技大学

Inventor： 张金平 ,  廖航 ,  刘玮琪 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/06 ,  H01L29/40 ,  H01L29/739 ,  H01L21/28 ,  H01L21/331

Abstract: 本发明属于功率半导体器件技术领域，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管。本发明通过在器件沟槽内栅电极的底部和侧面引入与发射极等电位的双分裂电极以及双分裂电极和栅电极之间的介质层，在不影响IGBT器件阈值电压和开通的情况下，减小了栅极电容，从而提高了器件的开关速度，降低器件的开关损耗；同时侧面分裂电极和侧面分裂电极一侧的浮空p型基区改善了器件的短路安全工作区以及整个N型漂移区的载流子浓度分布，提高了器件的性能和可靠性。本发明所提出的双分裂沟槽栅电荷存储型IGBT制作方法不需要增加额外的工艺步骤，与传统CSTBT制作方法兼容。

公开(公告)号：CN108461536A

公开(公告)日：2018-08-28

申请号：CN201810113817.8

申请日：2018-02-05

Applicant: 电子科技大学

Inventor： 张金平 ,  赵倩 ,  罗君轶 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/40 ,  H01L29/423 ,  H01L29/739 ,  H01L21/331 ,  H01L21/28

Abstract: 一种双向沟槽栅电荷存储型IGBT，属于半导体功率器件技术领域。本发明通过在传统双向CSTBT器件结构的基础上引入了与发射极金属等电位的屏蔽沟槽结构，并使其槽深大于电荷存储层，以此来屏蔽了电荷存储层的电场，屏蔽沟槽结构的引入对电荷存储层起到了有效的电荷补偿作用，进而改善了电荷存储层的掺杂浓度和厚度对于器件耐压的限制，提高了器件的击穿电压；有利于改善器件正向导通压降Vceon与关断损耗Eoff之间的折中关系，获得更宽的短路安全工作区，同时有利于降低器件的饱和电流密度，进一步改善了器件短路安全工作区；另外，本发明显著降低了器件的栅极电容，尤其是栅极-集电极电容，从而提高了器件的开关速度，降低了器件的开关损耗和对删驱动电路能力的要求。

公开(公告)号：CN108321193A

公开(公告)日：2018-07-24

申请号：CN201810111442.1

申请日：2018-02-05

Applicant: 电子科技大学

Inventor： 张金平 ,  赵倩 ,  罗君轶 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/739 ,  H01L29/40 ,  H01L29/423 ,  H01L21/331

Abstract: 一种沟槽栅电荷存储型IGBT，属于半导体功率器件技术领域。本发明通过在传统CSTBT器件结构的基础上引入了与发射极金属等电位的屏蔽沟槽结构，并使其槽深大于电荷存储层，以此来屏蔽电荷存储层的电场，屏蔽沟槽结构的引入对电荷存储层起到了有效的电荷补偿作用，进而改善了电荷存储层的掺杂浓度和厚度对于器件耐压的限制，提高了器件的击穿电压；有利于改善器件正向导通压降Vceon与关断损耗Eoff之间的折中关系，获得更宽的短路安全工作区，同时有利于降低器件的饱和电流密度，进一步改善了器件短路安全工作区；另外，本发明显著降低了器件的栅极电容，尤其是栅极-集电极电容，从而提高了器件的开关速度，降低了器件的开关损耗和对删驱动电路能力的要求。

公开(公告)号：CN108321192A

公开(公告)日：2018-07-24

申请号：CN201810111441.7

申请日：2018-02-05

Applicant: 电子科技大学

Inventor： 张金平 ,  赵倩 ,  赵阳 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 一种双向沟槽栅电荷存储型IGBT及其制作方法，属于功率半导体器件技术领域。通过减小传统双向沟槽栅电荷存储型IGBT结构中发射区沿基区顶层延伸的深度，并引入分裂沟槽栅结构，所述分裂沟槽栅结构包括栅电极及其周侧栅介质层和位于栅电极底部且通过栅介质层相连的分裂电极及其周侧分裂电极介质层，所述分裂电极与发射极金属等电位。本发明提出的器件结构在实现对称的正/反向导通与关断特性的同时提高了器件的综合性能，能够避免电荷存储层的掺杂浓度和厚度对器件耐压的限制的同时，改善了器件的短路安全工作区、温度特性、器件正向导通压降Vceon与关断损耗Eoff之间的折中关系、避免了器件开启动态过程中的电流、电压振荡和EMI问题，提高了器件的可靠性。

公开(公告)号：CN107808899A

公开(公告)日：2018-03-16

申请号：CN201711026475.8

申请日：2017-10-27

Applicant: 电子科技大学

Inventor： 张金平 ,  崔晓楠 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/739 ,  H01L29/06 ,  H01L27/12 ,  H01L21/84

Abstract: 本发明提供一种具有混合导电模式的横向功率器件及其制备方法，包括P型衬底、埋氧化层、N型漂移区、P型基区、N型缓冲区、N型源区、P型接触区、P型集电极区、发射极、集电极、栅介质层、栅电极，N型漂移区表面具有N型条和P型条，N型条和P型条在器件漂移区表面垂直于沟道长度方向相间排列，N型条和P型条下方漂移区中具有P型RESURF层；N型条、P型条和P型RESURF层三者与N型缓冲区之间具有介质槽结构；N型条和P型条的浓度大于N型漂移区的浓度；介质槽结构的深度不小于N型条、P型条和P型集电极区的深度；本发明实现了表面SJ-LDMOS与LIGBT的混合导电，可以获得更低的导通压降，更高的耐压，更快的开关速度，更低的关断损耗，并消除了snapback效应，大大提升了器件性能。

公开(公告)号：CN107799587A

公开(公告)日：2018-03-13

申请号：CN201710986427.7

申请日：2017-10-20

Applicant: 电子科技大学

Inventor： 张金平 ,  赵倩 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/66325

Abstract: 一种逆阻型IGBT及其制造方法，属于功率半导体器件技术领域。本发明通过在沟槽栅一侧引入浮空P型体区以及在集电区和场阻止层之内引入沟槽集电极结构，在不影响IGBT器件阈值电压和开通的情况下，提高了器件的正向击穿电压；减小栅极-集电极电容，改善密勒效应带来的不利影响；降低整体栅极电容，提高器件的开关速度，降低器件的开关损耗，改善传统CSTBT器件正向导通压降与关断损耗之间的折中关系；避免器件开启动态过程中电流、电压振荡和EMI问题，提高器件可靠性；提高器件发射极端的载流子增强效应，改善漂移区的载流子浓度分布，进一步改善正向导通压降与关断损耗的折中；提高器件的反向击穿电压，在保证器件良好的正向特性的同时获得优异的反向阻断性能。

公开(公告)号：CN107768436A

公开(公告)日：2018-03-06

申请号：CN201710997119.4

申请日：2017-10-20

Applicant: 电子科技大学

Inventor： 张金平 ,  赵倩 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/739 ,  H01L29/08 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/0804 ,  H01L29/66348

Abstract: 一种沟槽栅电荷储存型IGBT及其制造方法，属于半导体功率器件技术领域，本发明通过在传统CSTBT器件中沟槽栅一侧的N型漂移区中引入与P型体区相连的沟槽发射极结构，从而将栅极-集电极电容转换为了栅极-发射极电容，改善了密勒电容的不利影响；沟槽发射极结构的厚介质层避免了沟槽底部电场集中效应，提高了器件的击穿电压；本发明使得栅电极的深度小于N型电荷存储层的结深，在不影响IGBT开通的情况下减小了整体栅极电容，提高了器件的开关速度，降低了器件的开关损耗，改善了正向导通电压与关断损耗之间的折中特性；本发明中P型体区的存在能够减小空穴的抽取面积，改善了整个N型漂移区的载流子浓度分布；并且本发明降低了噪声影响，避免了EMI效应。

公开(公告)号：CN107768434A

公开(公告)日：2018-03-06

申请号：CN201710985717.X

申请日：2017-10-20

Applicant: 电子科技大学

Inventor： 张金平 ,  蔡羽恒 ,  赵倩 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/08 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0657 ,  H01L29/0804 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/66348

Abstract: 一种双向IGBT器件及其制造方法，属于功率半导体器件技术领域。本发明通过在器件正、背面对称地引入沟槽发射极结构和P型体区，从而实现了对称的正、反向导通、阻断及开关特性。本发明双向IGBT结构减小了栅电极的宽度和深度，降低了驱动功耗；避免了器件开启动态过程中的电流、电压振荡和EMI问题；减小了栅极电容，提高了器件的开关速度，降低了器件的开关损耗；改善了沟槽底部电场的集中，提高了器件的击穿电压；提高了发射极端的载流子增强效应，改善整个N型漂移区的载流子浓度分布，改善了正向导通压降与关断损耗之间的折中。此外，本发明提出的双向IGBT的制造不需要增加额外的工艺步骤，与传统双向IGBT的制作方法兼容。