公开(公告)号：CN109686736A

公开(公告)日：2019-04-26

申请号：CN201811593461.9

申请日：2018-12-25

Applicant: 电子科技大学

Inventor： 李泽宏 ,  蒲小庆 ,  杨尚翰 ,  王志明 ,  任敏 ,  张金平 ,  高巍 ,  张波

IPC: H01L27/088 ,  H01L27/092 ,  H01L27/098

Abstract: 本发明提供一种基于N型外延的JCD集成器件及其制备方法，属于功率半导体集成技术领域。本发明首次实现了将高模拟精度的JFET部分，高集成度、方便逻辑控制和低功耗的CMOS部分以及快开关速度的高压控制DMOS部分集成在同一芯片上，使之具备系统功能；同时还能将poly电容、poly电阻以及poly二极管等无源元件与之集成构成电路，如此丰富的器件类型能够为功率电路设计带来极大的灵活性；本发明整体工艺使用掩模版次较少，工艺层次的复用性强，有利于制造成本的控制；在有限的芯片面积上实现高低压兼容、高性能、高效率与高可靠性，运用本发明JCD集成技术制得的芯片具有更好的综合性能，有利于单片式功率系统集成的发展。