公开(公告)号：CN102291109B

公开(公告)日：2013-03-13

申请号：CN201110095796.X

申请日：2011-04-18

Applicant: 烽火通信科技股份有限公司

Inventor： 秦大威

IPC: H03K17/22

Abstract: 本发明公开了一种通过芯片内部稳压器供电的数字集成电路的上电复位电路，包括基准源发生器、稳压器、数字内核、均与电源VDD_H相连的迟滞采样电压比较器、滤波整形输出电路和电平转换器，基准源发生器通过VDD_H产生基准电压VREF给稳压器，稳压器通过VDD_H产生与VREF成比例的VDD_L给数字内核；迟滞采样电压比较器输入连VREF、VDD_L和复位信号PORB_H，输出信号VCMP；滤波整形输出电路输入连信号VCMP，输出连PORB_H；电平转换器输入连PORB_H，输出连上电复位信号PORB_L，PORB_L输入数字内核。本发明对VDD_H和VDD_L的上电速度或斜率均不敏感，能精确设定上电复位结束时VDD_L的电压。

公开(公告)号：CN102624374A

公开(公告)日：2012-08-01

申请号：CN201210114049.0

申请日：2012-04-18

Applicant: 烽火通信科技股份有限公司

Inventor： 蒋湘 ,  许胜国 ,  秦大威 ,  周华 ,  童志强 ,  叶亚琴 ,  王丽芳 ,  吴振东 ,  刘本丽 ,  陈伟 ,  任娟

IPC: H03K19/0175 ,  H03K3/017

Abstract: 本发明公开了一种具有预加重功能的CML电平驱动电路，包括主通道模块、延时控制模块和预加重控制模块，主通道模块将CMOS差分信号INP、INN转换为CML差分信号OUTP、OUTN；延时控制模块根据延时量控制信号和所述CMOS差分信号中的任一路产生与所述CML差分信号OUTP、OUTN相对应的正、反相延时控制信号DELAYA、DELAYB；预加重控制模块根据所述正、反延时控制信号DELAYA、DELAYB将输入电流信号输出叠加到相应的所述CML差分信号OUTP、OUTN上输出。本发明，对信号进行预加重的同时，能够完成信号从CMOS电平到CML电平的转换，并且预加重的深度和宽度都可以由用户来配置。