-
公开(公告)号：CN119513034A
公开(公告)日：2025-02-25
申请号：CN202411483476.5
申请日：2024-10-23
Applicant: 海光信息技术股份有限公司
IPC: G06F15/78
Abstract: 本申请实施例提供一种芯片、访存方法、装置、一致性管理模块及计算机设备，其中芯片包括：地址传输网络，用于将访存地址路由到一致性管理模块；片上网络，用于将CPU核的访存请求路由到一致性管理模块；地址传输网络的路由速度快于片上网络；一致性管理模块，用于：获取预测性访存请求，预测性访存请求基于访存地址生成；将预测性访存请求传输给内存控制模块，并获取内存控制模块基于预测性访存请求，从内存预取的预测数据；保存预测数据以及对应的访存地址；以及判断访存请求所请求的访存数据是否预取；若是，将保存的与访存请求对应的访存地址的预测数据，作为访存数据，并通过片上网络反馈给CPU核。本申请实施例可以降低CPU核的访存延迟。
-
公开(公告)号：CN118964231A
公开(公告)日：2024-11-15
申请号：CN202411052940.5
申请日：2024-08-01
Applicant: 海光信息技术股份有限公司
IPC: G06F12/0806 , G06F9/50
Abstract: 一种维护缓存一致性的方法及装置、过滤器、电子设备及介质。该方法包括获取访问请求；根据访问请求，查询用于维护缓存一致性的一致性信息目录得到查询结果；根据查询结果对缓存数据进行缓存一致性维护；以及更新一致性信息目录，更新一致性信息目录包括：确定缓存数据进行缓存一致性维护后的目录信息的目标存储格式，目标存储格式包括第一存储格式和第二存储格式，第一存储格式的存储粒度大于第二存储格式的存储粒度；以及按照目标存储格式存储缓存数据进行缓存一致性维护后的目录信息至一致性信息目录。该方法能够减少侦听过滤器的面积，降低成本和设计难度。
-
公开(公告)号：CN116126517A
公开(公告)日：2023-05-16
申请号：CN202211593341.5
申请日：2022-12-13
Applicant: 海光信息技术股份有限公司
IPC: G06F9/50 , G06F16/2455
Abstract: 本申请实施例提供一种访问请求处理方法、多核处理器系统、芯片及电子设备，所述方法应用于家代理，包括：检测返回一致性无效的发送频率；当其高于预设的频率阈值，针对处理器核的数据访问请求的目标地址获取目标数据；目标地址对应的目标缓存行的一致性状态记录在一致性目录的目标条目中；在数据访问请求的应答包中设置携带暂存状态的标识，反馈给处理器核；标识用于处理器核在非末级缓存中的目标缓存行装载目标数据，末级缓存为目标缓存行设置暂存状态，以使非末级缓存剔除目标缓存行时，目标缓存行不经过末级缓存直接写回到内存；获取目标缓存行的写回请求，将目标条目释放。本申请实施例所提供的技术方案，可提升多核处理器系统的性能。
-
公开(公告)号：CN116049031A
公开(公告)日：2023-05-02
申请号：CN202310187812.0
申请日：2023-02-28
Applicant: 海光信息技术股份有限公司
IPC: G06F12/06 , G06F12/0877
Abstract: 一种数据处理方法、装置、电子设备和存储介质。该数据处理方法包括：通过一致性维护模块维护由多个处理器使用的多个缓存中存储的数据存储信息对应的数据的一致性，其中，所述多个缓存被配置为存储数据存储信息，所述多个缓存中的第一缓存还被配置为存储一致性目录信息，所述一致性目录信息对应于所述数据存储信息所对应的数据中的至少部分数据；接收多个处理器中的第一处理器对于第一存储地址的访问请求；向一致性维护模块发送对应于第一存储地址的目录预取请求；由一致性维护模块处理目录预取请求，以用于将对应于第一存储地址的一致性目录信息缓存到第一缓存中。该数据处理方法能够降低处理器访问地址时的访问延时。
-
公开(公告)号：CN112579480B
公开(公告)日：2022-12-09
申请号：CN202011446206.9
申请日：2020-12-09
Applicant: 海光信息技术股份有限公司
IPC: G06F12/0817
Abstract: 本公开提供一种存储管理方法、存储管理装置以及计算机系统，该存储管理装置包括存储通道组，每个存储通道组包括：至少两个存储通道；以及共享目录，其中，每个存储通道包括一致性主代理，共享目录被配置为存储多个并列的缓存中的缓存数据的缓存状态信息，可分别由每个存储通道的一致性主代理访问，一致性主代理被配置为根据接收的存储访问请求，访问共享目录，并根据共享目录存储的缓存状态信息对多个并列的缓存进行缓存一致性维护。该存储管理装置的多个存储通道共享一个目录，以进行缓存一致性维护，整个共享目录处于工作状态，即存储通道不会出现有目录闲置不工作的情况，从而使得存储管理装置和计算机系统的性能更好。
-
Patent Agency Ranking
公开(公告)号：CN112231243A
公开(公告)日：2021-01-15
申请号：CN202011184703.6
申请日：2020-10-29
Applicant: 海光信息技术股份有限公司
IPC: G06F12/0842 , G06F12/0862
Abstract: 本申请涉及一种数据处理方法、处理器及电子设备，属于计算机领域。该方法应用于处理器，处理器包括主代理、多个数据处理核和与多个数据处理核一一对应的多个缓存系统。方法包括主代理在接收到数据处理核发起的写操作时，获取访问过写操作中的目的地址的数据处理核的历史读记录；基于历史读记录预测将使用写操作对应的待写入数据的目标数据处理核；向目标数据处理核对应的缓存系统发起预取探测请求，预取探测请求中携带有预取数据地址；目标数据处理核对应的缓存系统响应预取探测请求，从预取数据地址处读取预取数据并进行存储。通过历史读记录预测将使用待写入数据的目标数据处理核，并通过探测通知其将待写入数据提前写入，从而减少访问延迟。
-
公开(公告)号：CN119597687A
公开(公告)日：2025-03-11
申请号：CN202411627516.9
申请日：2024-11-14
Applicant: 海光信息技术股份有限公司
IPC: G06F13/16 , G06F12/0806
Abstract: 本公开的实施例涉及一种直接内存访问控制器及直接内存访问任务的处理方法、计算装置及存储介质。直接内存访问控制器包括执行单元，该执行单元被配置为：从第一存储空间中读取待处理直接内存访问任务，并将读取的待处理直接内存访问任务存储至第二存储空间以作为待执行直接内存访问任务，以及执行第二存储空间存储的待执行直接内存访问任务。该方法通过设置两级存储空间来存储直接内存访问任务，可以使得直接内存访问控制器缓存多个直接内存访问任务并执行缓存的任务，无需在内存中存储直接内存访问任务并维护读写指针，任务的启动无需进行读写指针的频繁交互，任务启动更快捷且资源消耗更小。
-
公开(公告)号：CN119484428A
公开(公告)日：2025-02-18
申请号：CN202411474088.0
申请日：2024-10-22
Applicant: 海光信息技术股份有限公司
IPC: H04L47/62 , H04L47/6295 , H04L49/102 , H04L49/90
Abstract: 一种数据处理方法、系统和装置、电子设备及存储介质。该数据处理方法包括，响应于收到针对第一从设备对应的第一存储的第一地址的第一写入请求，将第一写入请求发送给第一从设备，第一写入请求携带与第一地址对应的第一数据；响应于在收到第一写入请求之后收到针对第二从设备对应的第二存储的第二地址的第二写入请求，将第二写入请求发送给第二从设备，第二写入请求携带与第二地址对应的第二数据；以及响应于从第一从设备收到第一目标完成信息并且从第二从设备收到第二目标完成信息，向第二从设备发送第二源完成信息以使得第二从设备将第二数据写入第二存储。该数据处理方法能够在保证写入顺序的同时提高写入请求带宽。
-
公开(公告)号：CN112231243B
公开(公告)日：2023-04-07
申请号：CN202011184703.6
申请日：2020-10-29
Applicant: 海光信息技术股份有限公司
IPC: G06F12/0842 , G06F12/0862
Abstract: 本申请涉及一种数据处理方法、处理器及电子设备，属于计算机领域。该方法应用于处理器，处理器包括主代理、多个数据处理核和与多个数据处理核一一对应的多个缓存系统。方法包括主代理在接收到数据处理核发起的写操作时，获取访问过写操作中的目的地址的数据处理核的历史读记录；基于历史读记录预测将使用写操作对应的待写入数据的目标数据处理核；向目标数据处理核对应的缓存系统发起预取探测请求，预取探测请求中携带有预取数据地址；目标数据处理核对应的缓存系统响应预取探测请求，从预取数据地址处读取预取数据并进行存储。通过历史读记录预测将使用待写入数据的目标数据处理核，并通过探测通知其将待写入数据提前写入，从而减少访问延迟。
-
公开(公告)号：CN112433961B
公开(公告)日：2022-07-08
申请号：CN202011413443.5
申请日：2020-12-02
Applicant: 海光信息技术股份有限公司
IPC: G06F12/0811
Abstract: 本公开提供了一种复合缓存目录系统及其管理方法、设备和存储介质。其中该复合缓存目录系统包括：缓存行缓存目录子系统，包括缓存行缓存目录及其控制模块，其中缓存行缓存目录包括用于存放一部分缓存行的属性信息的多个缓存行目录项，其控制模块用于在缓存行缓存目录中查找指定的缓存行并对缓存行目录项进行更新；地址块缓存目录子系统，包括地址块缓存目录及其控制模块，其中地址块缓存目录包括用于以地址块的形式存放另一部分缓存行的属性信息的多个地址块目录项，其控制模块用于在地址块缓存目录中查找指定的缓存行并对地址块目录项进行更新；以及结果综合模块，用于对查找结果进行综合并确定是否为指定的缓存行分配地址块目录项。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.041 seconds)
