公开(公告)号：CN113497127A

公开(公告)日：2021-10-12

申请号：CN202010892487.4

申请日：2020-08-31

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 诹访刚史 ,  末代知子 ,  岩鍜治阳子

IPC: H01L29/423 ,  H01L29/739

Abstract: 实施方式涉及半导体装置及其控制方法。实施方式的半导体装置具备：半导体部的背面侧的第一电极；表面侧的第二电极；所述半导体部与所述第二电极之间的第一以及第二控制电极；所述第一以及第二控制电极与所述第一电极之间的第三控制电极；电连接于所述第一控制电极的第一布线；电连接于所述第二控制电极的第二布线；以及连接于所述多个第三控制电极的第三布线。所述第一以及第二控制电极位于所述半导体部中，从所述半导体部电绝缘。所述第一以及第二控制电极在沿着所述半导体部的所述表面的第一方向上并排地配置，相互电分离。所述第三控制电极位于所述半导体部中，从所述半导体部电绝缘，从所述第一以及第二控制电极电绝缘。

公开(公告)号：CN113437140A

公开(公告)日：2021-09-24

申请号：CN202010817678.4

申请日：2020-08-14

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 诹访刚史 ,  末代知子 ,  岩鍜治阳子

IPC: H01L29/739 ,  H01L29/423 ,  H01L23/48

Abstract: 实施方式的半导体装置具备：半导体部的背面上的第1电极；表面侧的第2电极；和第1及第2控制电极，在第2电极与半导体部之间，配置于在半导体部设置的沟槽的内部。所述第1控制电极通过第1绝缘部与半导体部电绝缘。所述第2控制电极在沿着所述半导体部的所述表面的方向上与所述第1控制电极并排，并通过第2绝缘部与所述半导体部电绝缘。所述半导体部包括第1导电型的第1层、第2导电型的第2层、所述第1导电型的第3层和所述第2导电型的第4层。所述第2层设置于所述第1层与所述第2电极之间。所述第3层及所述第4层选择性地设置于所述第2层与所述第2电极之间。所述第3层与所述第1层的间隔比所述第4层与所述第1层的间隔窄。

公开(公告)号：CN110931553A

公开(公告)日：2020-03-27

申请号：CN201910011106.4

申请日：2019-01-07

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 岩鍜治阳子 ,  末代知子 ,  诹访刚史

IPC: H01L29/739 ,  H01L29/06

Abstract: 实施方式的半导体装置具备：半导体层，具有第1面及与第1面对置的第2面；发射极电极，设置在第1面侧；集电极电极，设置在第2面侧；第1栅极电极，设置在第1面侧；第2栅极电极，设置在第2面侧；第1导电型的漂移区域；第2导电型的集电极区域，设置在漂移区域与第2面之间，一部分与第2栅极电极对置，一部分与集电极电极接触；以及第1导电型的区域，设置在集电极区域与第2面之间，一部分与第2栅极电极对置，一部分与集电极电极接触；集电极电极具有第1有效栅极距离及与第1有效栅极距离不同的第2有效栅极距离。