时钟诊断电路
    21.
    发明公开

    公开(公告)号:CN103208979A

    公开(公告)日:2013-07-17

    申请号:CN201210365714.3

    申请日:2012-09-27

    CPC classification number: H03K5/19 G06F1/04

    Abstract: 一种时钟诊断电路,具备:延迟电路,使时钟延迟时钟脉冲宽度以下的规定时间;整数倍延迟电路,使从延迟电路输出的延迟时钟延迟规定的周期数倍;第一“异”电路,利用延迟时钟将时钟编码;第二“异”电路,利用整数倍延迟电路的输出将第一“异”电路的输出解码;以及比较电路,比较时钟和第二“异”电路的输出,检测时钟的异常。

    安全输出装置
    22.
    发明授权

    公开(公告)号:CN102183944B

    公开(公告)日:2013-03-27

    申请号:CN201110006126.6

    申请日:2011-01-12

    CPC classification number: G06F11/263 G05B19/0428 G05B2219/24054

    Abstract: 一种安全输出装置,具备:输出控制部(1)命令将正常输出数据和第1自诊断图形数据与控制周期同步而输出;正常输出部(2),将正常输出数据与控制周期同步而输出;测试图形生成部(3),将自诊断图形数据编码为预先设定的脉冲宽度以下的脉冲串信号并以基带传输方式输出;合成输出部(4),将脉冲串信号与正常输出信号合成并输出;重构部(5),将操作端部(13)输出信号进行解码并重构为第2自诊断图形数据;以及比较部(6),将第1自诊断图形数据与第2自诊断图形数据进行比较,判断有无差异。

    处理器动作检查系统及其检查方法

    公开(公告)号:CN102693176A

    公开(公告)日:2012-09-26

    申请号:CN201210018066.4

    申请日:2012-01-19

    CPC classification number: G06F11/0715 G06F11/0721 G06F11/076 G06F11/20

    Abstract: 处理器动作检查系统及其检查方法。处理器(1)具备:运算部(12);存储程序的存储部(12);以及将与通知程序的执行状态的命令对应的比特信号发送到上述动作检查部的数据发送电路(13)。动作检查部(2)具备过渡动作判断电路(2a)和循环处理判断电路(2b),具备:预先附加了识别成为过渡源的任务的ID的开始ID命令;识别任务的动作结束的结束ID命令;以及在相应任务执行循环处理的情况下通知该循环处理次数的最大值的循环命令;过渡动作判断电路根据开始ID命令和结束ID命令判断程序的任务的过渡动作是否良好,循环处理判断电路判断循环处理次数的异常。

    具备回写式高速缓存的信息处理装置及主存储器诊断方法

    公开(公告)号:CN102339238A

    公开(公告)日:2012-02-01

    申请号:CN201110051973.4

    申请日:2011-03-03

    CPC classification number: G11C29/44 G06F12/0804 G11C2029/0401 G11C2029/0409

    Abstract: 一种具备回写式高速缓存的信息处理装置及其主存储器诊断方法,能够在信息处理装置的应用程序的动作中进行主存储器的诊断而不会对应用程序的动作造成影响,具备回写式高速缓存的信息处理装置的主存储器的故障诊断方法的特征在于,预先存储根据回写式高速缓存(1a)的存储大小对存储于主存储器(2)的应用程序进行分割而成的区域,检测从主存储器(2)朝向回写式高速缓存(1a)的读入信号,并判定该读入信号是否是未诊断的所述区域,在未诊断的情况下,指令进行该区域的故障诊断;在区域的诊断过程中,在检测到向该区域的写入信号(回写)的情况下,停止该区域的诊断,并与应用程序的执行并行地执行主存储器的故障诊断。

    安全输入装置
    25.
    发明公开

    公开(公告)号:CN102135757A

    公开(公告)日:2011-07-27

    申请号:CN201110020946.0

    申请日:2011-01-18

    CPC classification number: G05B19/054 G05B2219/1193 G05B2219/1194

    Abstract: 一种安全输入装置,具备:输入控制部(7),与由上述运算装置(11a)设定的控制周期同步而控制将输入信号发送给运算装置;输出控制部(1),命令将预先设定的第1自诊断图形数据输出;测试图形生成部(2),将第1自诊断图形数据以编码为预先设定的脉冲宽度以下的脉冲串信号的基带传输方式输出;合成输入部(4),将脉冲串信号与输入信号合成;输入接口部(3);图形重构部(5),将合成输入部的输出信号解码为第2自诊断图形数据;比较部(6),将第1与第2自诊断图形数据比较,判断有无差异。

    时钟诊断电路
    26.
    发明授权

    公开(公告)号:CN103208979B

    公开(公告)日:2015-09-16

    申请号:CN201210365714.3

    申请日:2012-09-27

    CPC classification number: H03K5/19 G06F1/04

    Abstract: 一种时钟诊断电路,具备:延迟电路,使时钟延迟时钟脉冲宽度以下的规定时间;整数倍延迟电路,使从延迟电路输出的延迟时钟延迟规定的周期数倍;第一“异”电路,利用延迟时钟将时钟编码;第二“异”电路,利用整数倍延迟电路的输出将第一“异”电路的输出解码;以及比较电路,比较时钟和第二“异”电路的输出,检测时钟的异常。

    安全输入装置
    29.
    发明授权

    公开(公告)号:CN102135757B

    公开(公告)日:2013-09-25

    申请号:CN201110020946.0

    申请日:2011-01-18

    CPC classification number: G05B19/054 G05B2219/1193 G05B2219/1194

    Abstract: 一种安全输入装置,具备:输入控制部(7),与由上述运算装置(11a)设定的控制周期同步而控制将输入信号发送给运算装置;输出控制部(1),命令将预先设定的第1自诊断图形数据输出;测试图形生成部(2),将第1自诊断图形数据以编码为预先设定的脉冲宽度以下的脉冲串信号的基带传输方式输出;合成输入部(4),将脉冲串信号与输入信号合成;输入接口部(3);图形重构部(5),将合成输入部的输出信号解码为第2自诊断图形数据;比较部(6),将第1与第2自诊断图形数据比较,判断有无差异。

    冗余化控制系统及其运算数据的传送方法

    公开(公告)号:CN102375409A

    公开(公告)日:2012-03-14

    申请号:CN201110230946.3

    申请日:2011-08-12

    CPC classification number: G05B9/03 G05B19/0428 G05B2219/24187

    Abstract: 本发明涉及冗余化控制系统及其运算数据的传送方法,该传送方法具备:生成第一运算数据,使用返送时的错误检测用的第一生成算法,生成第一生成数据的步骤;生成第二运算数据,使用错误检测用的第二生成算法,生成第二生成数据的步骤;相互将第一/第二运算数据进行比较对照的步骤;发送包括一致的运算数据和第一/第二生成数据的传送数据的步骤;在接收装置中,根据运算数据和预先设定的第一/第二生成算法,生成第三/第四生成数据的步骤;将第一/第三生成数据进行比较对照并将第一/第三生成数据进行比较对照,检测接收到的运算数据的错误的步骤。

Patent Agency Ranking