-
公开(公告)号：CN101876963A
公开(公告)日：2010-11-03
申请号：CN201010158624.8
申请日：2010-03-31
Applicant: 株式会社东芝
CPC classification number: G06F13/4282
Abstract: 本发明提供PCI.Express通信系统及其通信方法，该方法由以下步骤构成：在TLP摘要中，事务层的电路检测错误，对于发送数据设定错误信息，接收到根联合体(1)发送的存储器读取请求的终端(3a)在对应于被请求的TLP的第1数据的发送中检测出错误的情况下，将错误信息设置到TLP摘要中而返回带数据的完结信号的步骤；根联合体(1)将基于错误信息的存储器读取请求发送给终端的步骤；终端返回被请求的第2数据的步骤；以及根联合体在保持的第1数据的错误位置上覆盖第2数据而完成该应答的步骤。
-
公开(公告)号：CN101587460A
公开(公告)日：2009-11-25
申请号：CN200910203615.3
申请日：2009-05-19
Applicant: 株式会社东芝
IPC: G06F13/16
CPC classification number: G06F11/0793 , G06F11/0745
Abstract: 一种存储器控制单元(21)，根据来自主设备的指令控制向所述从设备写入和从中读取数据。总线诊断线(4)在不经过所述地址总线和控制信号线的情况下直接从总线信号控制电路(2)连接到从设备(3)的总线信号接收端(31)。总线信号异常处理单元(23)将从总线信号控制电路(2)向地址总线和控制信号线输出的输出总线信号与通过总线诊断线反馈的反馈总线信号相比较以便确定差异的存在/不存在。当在总线信号异常处理单元(23)中确定存在差异时，存储器控制单元(21)延长正执行的操作的总线周期。
-
公开(公告)号：CN119452628A
公开(公告)日：2025-02-14
申请号：CN202380050074.3
申请日：2023-06-01
Applicant: 株式会社东芝 , 东芝基础设施系统株式会社
IPC: H04L67/141
Abstract: 根据本实施方式，服务器装置具备通信部、判断部以及控制运算部。通信部经由网络依次接收针对多个不同的连接信息分别包含相同的第一信号的多个第一数据包。判断部判断第一数据包中所包含的第一信号是否已接收。基于判断，在并非已接收的情况下，控制运算部生成与第一信号相应的第二信号。
-
公开(公告)号：CN110427333B
公开(公告)日：2024-03-01
申请号：CN201910338197.2
申请日：2019-04-25
Applicant: 株式会社东芝 , 东芝基础设施系统株式会社
Abstract: 防止由于向跟踪存储器区域以及公共存储器区域的数据保存的竞合从而高速串行总线I/F电路收发串行数据的总线转送功能劣化。实施方式的信号控制电路具备：高速串行总线I/F电路，通过高速串行总线通信从外部装置接收串行数据，并将串行数据变换为并行数据；数据变换电路，将并行数据中的一方变换为用于向外部存储器保存的公共数据；跟踪电路，将并行数据中的另一方变换为用于向外部存储器保存的跟踪数据；存储器调停电路，对于外部存储器的公共存储器区域保存公共数据，对于外部存储器的与公共存储器区域不同的跟踪存储器区域保存跟踪数据，在从外部输入了空的情况下，不进行跟踪数据向跟踪存储器区域的保存。
-
公开(公告)号：CN107005451B
公开(公告)日：2020-08-18
申请号：CN201580061837.X
申请日：2015-12-18
Applicant: 株式会社东芝
IPC: H04L12/403 , H04L12/40
Abstract: 实施方式的传输系统，包括经由一个传输路径连接的多个传输站，继该多个传输站中的规定的传输站按规定的传输周期发送的同步帧之后，各传输站依次获得发送权，向其他传输站发送帧，传输站包括取得部和第一存储部。取得部与通信帧的发送或接收同步地取得与通信帧的发送或接收有关的第一信息。第一存储部存储第一信息和示出该第一信息的取得日期时间的第二信息。
-
Patent Agency Ranking
公开(公告)号：CN110427333A
公开(公告)日：2019-11-08
申请号：CN201910338197.2
申请日：2019-04-25
Applicant: 株式会社东芝 , 东芝基础设施系统株式会社
Abstract: 防止由于向跟踪存储器区域以及公共存储器区域的数据保存的竞合从而高速串行总线I/F电路收发串行数据的总线转送功能劣化。实施方式的信号控制电路具备：高速串行总线I/F电路，通过高速串行总线通信从外部装置接收串行数据，并将串行数据变换为并行数据；数据变换电路，将并行数据中的一方变换为用于向外部存储器保存的公共数据；跟踪电路，将并行数据中的另一方变换为用于向外部存储器保存的跟踪数据；存储器调停电路，对于外部存储器的公共存储器区域保存公共数据，对于外部存储器的与公共存储器区域不同的跟踪存储器区域保存跟踪数据，在从外部输入了空的情况下，不进行跟踪数据向跟踪存储器区域的保存。
-
公开(公告)号：CN107710697A
公开(公告)日：2018-02-16
申请号：CN201680038596.1
申请日：2016-09-06
Applicant: 株式会社东芝 , 东芝基础设施系统株式会社
IPC: H04L12/70 , G05B19/042 , H04L12/28
Abstract: 实施方式的控制装置，是具有与外部的控制对象设备的控制有关的多个模块的控制装置，该多个模块具备控制器模块及通信模块。控制器模块计算与模块的控制有关的控制数据，基于该控制数据，控制多个模块，取得与控制对象设备及模块中的至少一方的故障有关的第1信息，并且将该取得的第1信息经由第1网络对监视装置发送。通信模块具有能够存储控制数据及第1信息的存储器，经由不同于第1网络的第2网络，对于包括监视装置的外部装置，每隔规定时间，发送存储于存储器的控制数据及第1信息。
-
公开(公告)号：CN107005451A
公开(公告)日：2017-08-01
申请号：CN201580061837.X
申请日：2015-12-18
Applicant: 株式会社东芝
IPC: H04L12/403 , H04L12/40
Abstract: 实施方式的传输系统，包括经由一个传输路径连接的多个传输站，继该多个传输站中的规定的传输站按规定的传输周期发送的同步帧之后，各传输站依次获得发送权，向其他传输站发送帧，传输站包括取得部和第一存储部。取得部与通信帧的发送或接收同步地取得与通信帧的发送或接收有关的第一信息。第一存储部存储第一信息和示出该第一信息的取得日期时间的第二信息。
-
公开(公告)号：CN102546342A
公开(公告)日：2012-07-04
申请号：CN201110446954.1
申请日：2011-12-28
Applicant: 株式会社东芝
IPC: H04L12/42
Abstract: 本发明提供一种即使有传送站的变更、追加、也能够自动地缩短发送时间的双环网络系统的发送次序决定方法及该系统、以及传送站装置。在双环网络中，母站具备收发许可开关部(10)、A类侧的通信端口(A20)、B类侧的通信端口(B30)、先到接收控制电路部(40)、收发控制电路部(50)、帧检测判断电路部(60)、帧数据生成电路部(70)、逻辑地址决定电路部(80)、活跃列表设定电路部(90)、地址列表设定电路部(100)，通过导入由逻辑地址决定电路部、地址列表设定电路部进行的路径最短功能，将权标的顺序不根据对传送站赋予的地址(物理地址)，而通过节点的连接顺序决定权标顺序，以便成为最优路径，来缩短传送站的传送帧的传送时间。
-
公开(公告)号：CN102349059A
公开(公告)日：2012-02-08
申请号：CN201080011925.6
申请日：2010-04-15
Applicant: 株式会社东芝
CPC classification number: H04L1/0045 , H04L1/0061 , H04L2001/0097
Abstract: 一种PCI Express的TLP处理电路(10)，其特征在于，包括多个接收处理部(2a1)、发送处理部(2b)和选择接收处理部中的某个向发送处理部进行发送的复用器(2c1)，至少是，接收处理部具备：冗余代码生成电路(12)，LCRC·序列号检查电路(13)，缓存器(14)，以及对该TLP向发送目的地的正常发送或用于使该TLP无效化的发送进行控制的包控制电路部(16)，发送处理部具备：序列号生成电路(19)，LCRC生成电路(20)，以及中继电路错误检测电路(21)，从而能够保障发送的TLP的数据完整性。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.032 seconds)
