-
公开(公告)号：CN100409187C
公开(公告)日：2008-08-06
申请号：CN200580004685.6
申请日：2005-02-04
Applicant: 松下电器产业株式会社
IPC: G06F9/45
CPC classification number: G06F8/443
Abstract: 一种不再无端发出有可能引起互锁的指令，可以提高程序运行时的处理速度的编译器，其面向处理器并具备运行时有可能引起互锁的指令，其特征在于，赋予计算机功能，具备：循环结构转换部(186)，对输入程序进行双重循环转换，把循环次数是x次的循环分割为循环次数是y次的循环，把上述循环次数是y次的循环作为内循环，把循环次数是x/y次的循环作为外循环；指令最佳配置部(187)，对上述双重循环转换之后的程序进行有可能引起互锁的指令的配置。
-
公开(公告)号：CN101196825A
公开(公告)日：2008-06-11
申请号：CN200710088525.5
申请日：2003-08-01
Applicant: 松下电器产业株式会社
IPC: G06F9/45
CPC classification number: G06F8/443 , G06F8/425 , G06F8/427 , G06F8/4441
Abstract: 提供了在源程序101中包括的运算符定义文件102等和将源程序101翻译成机器语言程序105的编译程序100。运算符定义文件102包括由类定义对各种定点类型运算符的定义。编译程序100可以有效地产生处理器执行的高级和专用指令，并通过扩展函数等来作出改进，而不频繁地重复编译程序本身的版本的更新。编译程序100由产生中间编码的中间编码产生单元121、用机器语言指令替代引用由运算符定义文件102定义的类的中间编码的机器语言指令替代单元122和执行以包括替代的机器语言指令的中间编码为目标的优化的优化单元130组成。
-
公开(公告)号：CN101156134A
公开(公告)日：2008-04-02
申请号：CN200680011388.9
申请日：2006-03-07
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/381 , G06F9/30047 , G06F9/30054 , G06F9/3804 , G06F9/3808
Abstract: 本发明的处理器(100)包括：主指令缓冲器(122)，存储并提供从所述指令高速缓冲存储器(10)提取的一个以上的指令；TAR用指令缓冲器(123)，存储并辅助提供从所述指令高速缓冲存储器(10)提取的一个以上的指令；选择器(121)，将一般指令缓冲器(122)及TAR用指令缓冲器(123)中的任一个选择为指令提供源；以及指令获取控制部(102)，在执行TAR用充指令的情况下，提取由TAR用充指令确定的一个以上的指令并存储到TAR用指令缓冲器(123)，在反复提供所提取的指令时，控制选择器(121)从而选择TAR用指令缓冲器(123)，通过选择器(121)使TAR用指令缓冲器(123)提供指令。
-
公开(公告)号：CN100365578C
公开(公告)日：2008-01-30
申请号：CN200410085266.7
申请日：2004-10-18
Applicant: 松下电器产业株式会社
IPC: G06F9/45
CPC classification number: G06F8/4442
Abstract: 本发明提供一种将源程序转换成在具有高速缓冲存储器的计算机上可执行的执行程序的编译程序，可以提高高速缓冲存储器的成功率的编译程序，使计算机执行以下步骤：分组步骤，对源程序中所包含的目标进行分组的分组信息进行分析，并对该目标进行分组；及目标程序生成步骤，根据上述分组步骤的分组结果，生成使属于不同组的各目标不配置在上述高速缓冲存储器的相同群组号的块中的目标程序。
-
公开(公告)号：CN1302380C
公开(公告)日：2007-02-28
申请号：CN200410032202.0
申请日：2004-03-24
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/30072 , G06F8/447 , G06F9/325
Abstract: 本发明提供一种电路规模小、且可以低功耗高速执行循环处理的处理器，具备解码部与运算部等，当解码部译码指令[jloop C6，C1：C4，TAR，Ra]时，执行如下一系列处理，即(1)在寄存器Ra小于0的情况下，将条件标志C4设成0，(2)将条件标志C2的值传送给条件标志C1，将条件标志C3的值传送给条件标志C2，将条件标志C4的值传送给条件标志C3和C6，(3)对寄存器Ra加上-1，并存储在寄存器Ra中，(4)分支到分支寄存器(TAR)所示的地址。在跳跃缓冲器中未填充分支目的地的指令的情况下，填充分支目的地的指令。
-
Patent Agency Ranking
公开(公告)号：CN1834922A
公开(公告)日：2006-09-20
申请号：CN200610071807.X
申请日：2006-03-16
Applicant: 松下电器产业株式会社
IPC: G06F9/45
CPC classification number: G06F8/4442
Abstract: 在系统软件的开发中，提高计算机整体的执行性能、且减少系统软件开发工时的程序开发系统，其具有编译系统等。编译系统是读入源程序及系统级提示信息并变换成机器语言程序的程序，生成机器语言程序，并且输出有关该程序信息的任务信息。系统级提示信息收集编译系统中的优化的提示的信息，由评测器的分析结果、程序员的指示、有关源程序的任务信息、及有关与源程序不同的其他源程序的任务信息构成。
-
公开(公告)号：CN1758222A
公开(公告)日：2006-04-12
申请号：CN200510108608.7
申请日：2005-10-08
Applicant: 松下电器产业株式会社
IPC: G06F9/45
Abstract: 提供一种程序处理装置，为了使编译器不会生成错误的机器语言程序，可以对编译指示所代表的提示信息进行检验。该程序处理装置具有：语法解析单元(104)，解析包含用户对编译器提供的提示信息的程序(101)的语法，生成解析信息(106)；和错误检验部(105)，基于上述解析信息(106)，检验包含上述提示信息的程序(101)中的上述提示信息的逻辑匹配性。
-
公开(公告)号：CN1645328A
公开(公告)日：2005-07-27
申请号：CN200510052131.5
申请日：2002-09-20
Applicant: 松下电器产业株式会社
IPC: G06F9/45
CPC classification number: G06F9/3853 , G06F9/30072 , G06F9/3822
Abstract: 处理器在执行阶段以前，用指令发出控制部31对超过搭载的运算器个数的指令解码，进行执行条件的判定，对于条件为假的指令，使该指令自身无效化，进行分配，使后续的有效指令有效地使用运算器(硬件)。编译装置进行安排，使执行条件为真的指令的个数不超过硬件并行度的上限。在各周期中，并行配置的指令个数自身可以超过硬件并行度。克服了以下问题：在条件执行指令中，当条件不成立时，作为无动作指令执行，使硬件的利用率低，有效性能下降。
-
公开(公告)号：CN1591325A
公开(公告)日：2005-03-09
申请号：CN200410068583.8
申请日：2004-08-27
Applicant: 松下电器产业株式会社
CPC classification number: G06F8/4442 , G06F12/0862 , G06F2212/6028
Abstract: 用于计算机系统的编译器装置，可以提高高速缓冲存储器的命中率，该编译器装置由预取目标提取装置、线程激活过程插入装置、以及线程过程生成装置构成，并且生成用于执行预取和预清除的线程。由该编译器装置生成的预取和预清除线程通过考虑程序的优先级以及高速缓冲存储器的使用率，与主程序的操作并行地执行预取和预清除。
-
公开(公告)号：CN1567223A
公开(公告)日：2005-01-19
申请号：CN03147238.9
申请日：2003-07-09
Applicant: 松下电器产业株式会社
IPC: G06F11/28
Abstract: 本发明的程序生成装置具备：翻译部，接收指定应生成程序的多个程序结构的1个HLSL(高级脚本语言)脚本，并翻译成记述由该HLSL脚本指定的多个程序结构中彼此不同的1个程序结构的多个MLSL(中级脚本语言)脚本；和生成部，生成对应于多个第2脚本的每一个的程序。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.072 seconds)
