非易失性存储器及其制造方法

    公开(公告)号:CN100365815C

    公开(公告)日:2008-01-30

    申请号:CN200480000648.3

    申请日:2004-05-07

    Abstract: 一种非易失性存储器,包括:第一基板(100)和第二基板(110),所述第一基板(100)具有多个排列成矩阵的开关元件(4)和多个连接在所述开关元件(4)的第一电极(18),所述第二基板(110)具有导电膜(32),和通过提供电脉冲改变阻值的记录层(34),其中,所述多个第一电极(18)被所述记录层(34)完整地覆盖,该记录层(34)由此位于所述多个第一电极(18)和所述导电膜(32)之间;所述第一基板(100)还包括第二电极(22),和所述第二电极(22)与所述导电膜(32)电联接,当给所述记录层(34)施加电流时,所述第二电极(22)的电压保持在一定的水平上。该非易失性存储器以低成本获得高集成度。

    电位发生电路、电位发生装置和用它的半导体装置和其驱动方法

    公开(公告)号:CN100345075C

    公开(公告)日:2007-10-24

    申请号:CN02814561.5

    申请日:2002-12-19

    CPC classification number: H02M3/07 H02M3/073

    Abstract: 本发明提供一种电位发生电路,具备电容器(4);串联连接于电容器(4)上的强电介质电容器(6);输出端子(11);将输出端子(11)接地的电容(10);将两个电容器(4、6)的连接节点(5)与输出端子(11)连接的开关(9);及将连接节点(5)接地的开关(1),在第一期间中,在开关(1)及开关(9)变为截止状态的状态下,向端子(3)提供正电位,同时,将端子(7)接地,在所述第一期间之后的第二期间,将端子(3)接地,且开关(9)变为导通状态,在所述第二期间之后的第三期间,开关(9)变为截止状态,开关(1)变为导通状态,且向端子(7)提供正电位,在所述第三期间之后的第四期间,将端子(7)接地,重复所述第一期间到所述第四期间。

    非易失性存储电路及其驱动方法和使用该存储电路的半导体装置

    公开(公告)号:CN1659660A

    公开(公告)日:2005-08-24

    申请号:CN03812834.9

    申请日:2003-06-02

    Abstract: 本发明涉及一种非易失性存储电路,其特征在于,具有:各自的栅极和漏极连接而构成第一逆变器的第一和第二晶体管(101、102);各自的栅极和漏极相互连接而构成第二逆变器的第三和第四晶体管(103、104);字码线(107)连接栅极、且连接在第一比特线(108)和第二逆变器的输入端子之间的第五晶体管(105);字码线(107)连接栅极、且连接在第二比特线(109)和第一逆变器的输入端子之间的第六晶体管(106);和分别和第一及第二逆变器串联连接的第一及第二电阻元件(114、115),第一逆变器的输入和输出端子分别和第二逆变器的输入和输出端子连接,与接地线(111)连接的第一及第二电阻元件(114、115)的电阻值可电气变化。

    电位发生电路、电位发生装置和用它的半导体装置和其驱动方法

    公开(公告)号:CN1533525A

    公开(公告)日:2004-09-29

    申请号:CN02814561.5

    申请日:2002-12-19

    CPC classification number: H02M3/07 H02M3/073

    Abstract: 本发明提供一种电位发生电路,具备电容器(4);串联连接于电容器(4)上的强电介质电容器(6);输出端子(11);将输出端子(11)接地的电容(10);将两个电容器(4、6)的连接节点(5)与输出端子(11)连接的开关(9);及将连接节点(5)接地的开关(1),在第一期间中,在开关(1)及开关(9)变为截止状态的状态下,向端子(3)提供正电位,同时,将端子(7)接地,在所述第一期间之后的第二期间,将端子(3)接地,且开关(9)变为导通状态,在所述第二期间之后的第三期间,开关(9)变为截止状态,开关(1)变为导通状态,且向端子(7)提供正电位,在所述第三期间之后的第四期间,将端子(7)接地,重复所述第一期间到所述第四期间。

    半导体装置
    27.
    发明公开

    公开(公告)号:CN1389922A

    公开(公告)日:2003-01-08

    申请号:CN02121828.5

    申请日:2002-06-06

    CPC classification number: G11C27/005 G11C11/54 H01L2924/0002 H01L2924/00

    Abstract: 提供作为神经元元件、电位发生装置、逻辑变换电路而发挥作用的半导体装置。在电位发生装置中,N型MIS晶体管(54)的源极和P型MIS晶体管(56)的源极彼此相连,并且,与输出端子(55)连接。N型MIS晶体管(54)的漏极和提供电源电压VDD的电源电压提供部(53)相连,P型MIS晶体管(56)的漏极和提供接地电压VSS的接地(57)相连。并且,N型MIS晶体管(54)的衬底电位是接地电压VSS,P型MIS晶体管(56)的衬底电位是电源电压VDD。这样,构成了从源极取出输出的源极跟随器电路。利用该电位发生装置,能得到稳定地进行NOR动作和NAND动作的切换的逻辑变换电路。

    发光面板
    28.
    发明授权

    公开(公告)号:CN107464819B

    公开(公告)日:2020-12-22

    申请号:CN201710679609.X

    申请日:2014-02-21

    Abstract: 本发明涉及发光面板。一种薄膜半导体基板,具备顶栅型的第1TFT(10)及第2TFT(20)和数据线(源极布线(32)),第1TFT(10)包括第1半导体层(11)、第1栅极绝缘膜(12)、第1栅电极(10G)、第1源电极(10S)及第1漏电极(10D)、以及第1保护层(13),第2TFT(20)包括第2半导体层(21)、第2栅极绝缘膜(22)、第2栅电极(20G)、第2源电极(20S)及第2漏电极(20D)、以及第2保护层(23),数据线与第1源电极(10S)连接,第1漏电极(10D)是第2栅电极(20G)延伸而构成的,第2栅电极(20G)的厚度比数据线的厚度薄。

    发光面板
    29.
    发明公开

    公开(公告)号:CN107516471A

    公开(公告)日:2017-12-26

    申请号:CN201710679587.7

    申请日:2014-02-21

    Abstract: 本发明涉及发光面板。一种薄膜半导体基板,具备顶栅型的第1TFT(10)及第2TFT(20)和数据线(源极布线(32)),第1TFT(10)包括第1半导体层(11)、第1栅极绝缘膜(12)、第1栅电极(10G)、第1源电极(10S)及第1漏电极(10D)、以及第1保护层(13),第2TFT(20)包括第2半导体层(21)、第2栅极绝缘膜(22)、第2栅电极(20G)、第2源电极(20S)及第2漏电极(20D)、以及第2保护层(23),数据线与第1源电极(10S)连接,第1漏电极(10D)是第2栅电极(20G)延伸而构成的,第2栅电极(20G)的厚度比数据线的厚度薄。

    发光面板
    30.
    发明公开

    公开(公告)号:CN107464819A

    公开(公告)日:2017-12-12

    申请号:CN201710679609.X

    申请日:2014-02-21

    Abstract: 本发明涉及发光面板。一种薄膜半导体基板,具备顶栅型的第1TFT(10)及第2TFT(20)和数据线(源极布线(32)),第1TFT(10)包括第1半导体层(11)、第1栅极绝缘膜(12)、第1栅电极(10G)、第1源电极(10S)及第1漏电极(10D)、以及第1保护层(13),第2TFT(20)包括第2半导体层(21)、第2栅极绝缘膜(22)、第2栅电极(20G)、第2源电极(20S)及第2漏电极(20D)、以及第2保护层(23),数据线与第1源电极(10S)连接,第1漏电极(10D)是第2栅电极(20G)延伸而构成的,第2栅电极(20G)的厚度比数据线的厚度薄。

Patent Agency Ranking