公开(公告)号：CN102484073A

公开(公告)日：2012-05-30

申请号：CN201080021483.3

申请日：2010-07-29

Applicant: 富士电机株式会社

Inventor： 新村康 ,  渡边庄太 ,  高桥英纪 ,  藤本卓巳 ,  西村武义 ,  若林孝昌

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/66712 ,  H01L29/66727 ,  H01L29/7395 ,  H01L29/7802

Abstract: 屏蔽氧化膜在n-漂移层(2)上形成，并且氮化膜在屏蔽氧化膜上形成，该n-漂移层(2)设置在n型低电阻层(1)的前侧。使用第一掩模来光蚀刻氮化膜，并且由此形成氮化屏蔽膜(61)。浓度比n-漂移层高的n型杂质离子经由氮化屏蔽膜(61)从半导体衬底的前侧植入并进行热扩散，并且由此形成n对层(7)。去除屏蔽氧化膜。形成栅氧化膜(3a)。栅电极(9)在栅氧化膜(3a)上形成。使用栅电极(9)和氮化屏蔽膜(61)作为掩模从半导体衬底的前侧植入p型杂质离子，并且由此形成p-阱区(10)。使用栅电极(9)和氮化屏蔽膜(61)作为掩模从半导体衬底的前侧植入n型杂质离子，并且由此形成n源区(11)。