一种确定DPD系数的方法、FPGA及DPD处理系统

    公开(公告)号:CN107241070A

    公开(公告)日:2017-10-10

    申请号:CN201610189277.2

    申请日:2016-03-29

    CPC classification number: H03F1/3247 H03F3/195 H03F3/213

    Abstract: 本申请公开了一种确定DPD系数的方法及装置、DPD处理系统,用以提高DPD系数计算的速度,从而能够及时更新DPD系数以实现对功率放大器的非线性补偿,进而提高信号质量,本申请提供的一种确定DPD系数的方法包括:FPGA根据功率放大器的输入信号,确定前向矩阵,以及根据功率放大器的反馈信号,确定系数矩阵;所述FPGA计算所述系数矩阵的自相关矩阵的逆矩阵,并且计算所述系数矩阵和所述前向矩阵的互相关矩阵;所述FPGA根据所述系数矩阵的自相关矩阵的逆矩阵和所述互相关矩阵,确定DPD系数。

    一种搜索下行同步码的方法与用户设备

    公开(公告)号:CN103546190B

    公开(公告)日:2016-01-27

    申请号:CN201310508901.7

    申请日:2013-10-24

    Abstract: 本发明实施例提供了一种搜索下行同步码的方法与用户设备,用于降低搜索下行同步码的计算量,并且具有较高的搜索精度。该方法预先接收小区信号,包括:确定小区信号的样本信号;对所述样本信号内各个采样点的取值进行二值化处理;确定二值化处理后的所述样本信号中的各个拐点;所述拐点包括二值化的信号中由0跳变为1的采样点,以及由1跳变为0的采样点;根据各个拐点之间的距离,确定下行同步码的位置。

    一种天线阵列校准方法和系统

    公开(公告)号:CN103117786B

    公开(公告)日:2015-10-07

    申请号:CN201310019901.0

    申请日:2013-01-18

    Inventor: 陈聃青 耿贵杰

    Abstract: 本发明实施例公开了一种天线阵列校准方法和系统,以解决背景技术中数据失真的问题。所述方法包括:在第一无线帧接收来自DSP的校准信息,校准信息包括校准序列的平均功率值、已知的校准序列所在的符号数和已知的校准使能信号;校准序列的平均功率值由DSP根据已知的校准序列的全部数据计算得到;根据已知的校准序列所在的符号数和已知的校准使能信号,在第二无线帧搜索校准序列,并对搜索到的校准序列采用接收到的校准序列平均功率值,与已知的目标增益进行比较;依据比较结果进行增益调节,完成天线阵列校准。本发明实施例提高了校准序列平均功率值的精度,避免了数据的失真情况以及引入压缩算法后对校准序列造成的影响。

    一种信号处理方法及设备
    24.
    发明公开

    公开(公告)号:CN104821861A

    公开(公告)日:2015-08-05

    申请号:CN201510103199.5

    申请日:2015-03-09

    Abstract: 本发明公开了一种信号处理方法。BBU在从RRU获取经过增益处理的待处理信号后对待处理信号进行截位处理,并在对待处理信号进行截位处理之后再对待处理信号进行饱和处理。从而避免了信号在板卡之间由于传递导致的量化误差,在降低板卡之间传递的数据位宽的同时满足系统指标的要求,保证截位误差不会增加量化误差对接收机灵敏度的影响。同时本发明还根据ADC采集后的信号的平均功率对链路增益进行调整,在保证接收机灵敏度的精度的前提下防止信号过饱和。

    一种数据处理系统及处理方法

    公开(公告)号:CN103929388A

    公开(公告)日:2014-07-16

    申请号:CN201410165912.4

    申请日:2014-04-23

    Abstract: 本发明公开了一种数据处理系统及处理方法,用以节约RRU的资源,并减少功耗。本发明提供的一种数据处理系统,数/模转换模块包括DAC和ADC;上变频/下变频模块根据定时模块发送的时分选择控制信号,在上行时隙内,将ADC发送的上行数据进行抽取滤波处理后发送给BBU;在下行时隙内,将BBU发送的下行数据进行内插滤波处理后发送给速率匹配模块;经过上变频/下变频模块处理后的上行数据的速率与ADC的接口速率相同;速率匹配模块将上变频/下变频模块发送的下行数据进行内插滤波处理后发送给DAC,经过速率匹配模块处理后的下行数据的速率与DAC的接口速率相同。

    实现HSPA信道编、解码的方法、装置及系统

    公开(公告)号:CN101471744A

    公开(公告)日:2009-07-01

    申请号:CN200710304378.0

    申请日:2007-12-27

    Inventor: 耿贵杰

    Abstract: 本发明提供了实现HSPA信道编/解码的方法、装置和系统。采用本发明的方法、装置和系统,通过在同一个Buffer中存储处理的数据,进而增加比特加/解扰的处理周期,减少现有HSPA信道编解码处理中所需的存储空间;通过变更比特加扰和交织过程以及比特解扰和解交织过程的处理顺序,实现减少现有HSPA信道编解码处理中所需的存储空间的目的,实现所需的空间和时间资源的优化使用。

    信道交织方法及装置
    28.
    发明公开

    公开(公告)号:CN101453292A

    公开(公告)日:2009-06-10

    申请号:CN200710178528.8

    申请日:2007-11-30

    Inventor: 耿贵杰

    Abstract: 本发明公开了一种信道交织方法,包括:将经过比特加扰的比特数据按行写入一预设矩阵,该预设矩阵按照16QAM调制方式生成;利用预先设置的交织图样对所述预设矩阵进行置换,将其分为包含相同列数的第一分区和第二分区,以使得矩阵中的各列对的数据被按照顺序交叉读出时,符合数据写入的先后顺序;将所述第一分区和第二分区的数据按列对交叉读出。本发明同时还公开了一种信道交织器,包含该交织器的编码器、解码器,以及包含该编码器和/或解码器的移动终端和基站设备。本发明通过一新的交织图样进行信道交织,无需在进行交织处理之前对经过比特加扰的比特数据进行分离处理,简化交织流程。

Patent Agency Ranking