-
公开(公告)号：CN114783877A
公开(公告)日：2022-07-22
申请号：CN202210198169.7
申请日：2022-03-01
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/08 , H01L29/78
Abstract: 本发明提供了一种环栅器件上源漏可控限制外延的方法，包括：在衬底上形成沿第一方向排列的若干鳍结构，在所述若干鳍结构上形成沿第二方向排列的若干假栅结构，且每个假栅结构横跨所述若干鳍结构中的每个鳍结构；刻蚀所述鳍结构形成若干源/漏空腔；在相邻鳍结构之间形成沿所述第一方向排列的第一隔离层，以隔离相邻鳍结构之间的源/漏空腔；在所述源/漏空腔中外延源/漏层；去除所述第一隔离层。使得所述源/漏层的厚度可以限制在应力释放的临界厚度内，以实现减少因失配错位导致的应力弛豫现象；当然地，通过对所述源/漏层厚度的限制，可以限制源/漏层于栅极之间的的接触面的面积，从而限制寄生电容。
-
公开(公告)号：CN114300456A
公开(公告)日：2022-04-08
申请号：CN202111528254.7
申请日：2021-12-14
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/11
Abstract: 本发明提供了一种静态随机存取存储器的存储单元结构，包括晶体管单元，所述晶体管单元包括沿第一方向依次设置的第一传输管和第一共栅互补场效应晶体管，所述晶体管单元还包括沿第二方向依次设置的第二共栅互补场效应晶体管和第二传输管，所述第一传输管的沟道和所述第一共栅互补场效应晶体管的沟道均由第一鳍式结构形成，所述第二传输管的沟道和所述第二共栅互补场效应晶体管的沟道均由第二鳍式结构形成，所述第一方向平行于所述第二方向，紧凑的器件排布，降低了所占面积，节约制造成本。本发明还提供了一种存储器。
-
公开(公告)号：CN114300455A
公开(公告)日：2022-04-08
申请号：CN202111528228.4
申请日：2021-12-14
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L27/11
Abstract: 本发明提供了一种静态随机存取存储器的存储单元结构，包括晶体管单元，所述晶体管单元包括沿第一方向依次设置的第一传输管和第一共栅互补场效应晶体管，所述晶体管单元还包括沿第二方向依次设置的第二共栅互补场效应晶体管和第二传输管，所述第一传输管的沟道由第一鳍式结构形成，所述第一共栅互补场效应晶体管的沟道由第二鳍式结构形成，所述第二共栅互补场效应晶体管的沟道由第三鳍式结构形成，所述第二传输管的沟道由第四鳍式结构形成，所述第一方向平行于所述第二方向，紧凑的器件排布，降低了所占面积，节约制造成本。本发明还提供了一种存储器。
-
公开(公告)号：CN113394269A
公开(公告)日：2021-09-14
申请号：CN202110648672.3
申请日：2021-06-10
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L29/06 , H01L29/161 , H01L29/49 , H01L29/417 , H01L29/78 , H01L21/336
Abstract: 本发明提供了一种源漏接触金属的工艺方法、器件及其制备方法，源漏接触金属的工艺方法，包括：在基底上制作目标鳍片；在所述目标鳍片外外延锗硅材料，形成包围所述目标鳍片的目标锗硅外延层；所述目标锗硅外延层包括位于所述目标鳍片两侧的第一连接角与第二连接角；刻蚀掉所述目标锗硅外延层中的第一锗硅部分与第二锗硅部分，形成源漏的锗硅体层；所述第一锗硅部分包括所述第一连接角，所述第二锗硅部分包括所述第二连接角；在所述锗硅体层外沉积一层硅化物层；形成所述硅化物层与金属的接触连接。
-
公开(公告)号：CN120049879A
公开(公告)日：2025-05-27
申请号：CN202510110514.0
申请日：2025-01-23
Applicant: 复旦大学
Abstract: 本发明提供了一种时钟信号产生电路、有线通信收发机以及电子设备，该电路通过鉴频鉴相模块输出包括参考时钟信号以及反馈时钟信号的相位差信息和频率差信息的第一直流电压，脉冲发生器基于该直流电压以及参考时钟信号生成窄脉冲信号，交叉耦合环形振荡器中各二级环形振荡器的振荡频率受控于第一直流电压，交叉耦合环路对各二级环形振荡器进行同步耦合以及相位顺序调整处理，交叉耦合环形振荡器中的一个输出节点接收该窄脉冲信号，通过注入锁定的方式完成频率及相位锁定，分频器用于对任一高频时钟信号进行分频处理，并输出反馈时钟信号。从而，本发明能利用低频参考时钟信号生成低相位噪声、高相位精度的高频多相位时钟信号。
-
Patent Agency Ranking
公开(公告)号：CN119233751A
公开(公告)日：2024-12-31
申请号：CN202411730551.3
申请日：2024-11-29
IPC: H10N97/00 , H01L29/94 , H01L21/329 , H01L27/146
Abstract: 本发明提供一种高密度线性电容及其制备方法、图像传感器，包括：提供基础电容结构；在基础电容结构的顶部形成功能柱，以将基础电容结构的顶部分为第一区域和第二区域；在第一区域和第二区域中形成多层堆叠的扩展电容结构。通过在现有的基础电容结构上形成多层堆叠的扩展电容结构，从而有效增加了电容的单位面积电容容量；同时，通过形成功能柱，对扩展电容结构进行支撑，保证了扩展电容结构相对于基础电容结构的稳定性，解决了现有用于图像传感器的电容电容容量较小的问题。
-
公开(公告)号：CN118039324A
公开(公告)日：2024-05-14
申请号：CN202310798000.X
申请日：2023-06-30
Abstract: 本发明提供了一种具有低交流阻抗的中心抽头片上变压器，包括中心抽头、初级线圈和次级线圈；所述次级线圈与所述初级线圈通过介质层间隔设置；所述中心抽头与所述初级线圈电连接，所述中心抽头包括电源线、电容单元和地线；其中，所述电源线与所述电容单元的一端电连接，所述地线与所述电容单元的另一端电连接。本发明提供的具有低交流阻抗的中心抽头片上变压器降低了中心抽头处的阻抗，减少了电源线产生的寄生电感，提高了变压器的性能。
-
公开(公告)号：CN113506775B
公开(公告)日：2023-08-08
申请号：CN202110720222.0
申请日：2021-06-28
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H10B12/00
Abstract: 本发明提供了一种动态随机存取存储器，包括衬底、晶体管、介质叠层、电容器和导电柱，所述晶体管设置于所述衬底的上表面，所述介质叠层设置于所述衬底的上表面，且部分所述介质叠层包覆所述晶体管，所述导电柱设有若干个，且所述导电柱分别与所述晶体管和所述电容器电接触，所述电容器设置于所述介质叠层，且所述电容器的底部与所述衬底的上表面的最小轴向距离大于0，使得降低了半导体衬底对电容器的电学干扰，从而可以增大电容器的品质因子，减少漏电流，避免了动态随机存取存储器占据较大空间，保证了动态随机存取存储器具有较大的存储密度。本发明提供了所述动态随机存取存储器的制作方法。
-
公开(公告)号：CN114639606A
公开(公告)日：2022-06-17
申请号：CN202210199870.0
申请日：2022-03-01
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/10 , H01L29/78
Abstract: 本发明提供了一种沟道的刻蚀方法，提供一待刻蚀对象，对所述待刻蚀对象一次刻蚀后，交替进行表面处理‑二次刻蚀，直至刻蚀掉所有的鳍结构的牺牲层；其中，一次刻蚀用于刻蚀掉所述若干鳍结构中当前宽度最小的鳍结构的全部牺牲层以及其它宽度更宽的鳍结构的部分牺牲层；表面处理用于在待刻蚀对象的沟道层与剩余的牺牲层的暴露在外的表面形成保护层；所述二次刻蚀用于刻蚀掉当前宽度次之的鳍结构的全部的牺牲层，以及所述保护层。本发明在传统的刻蚀工艺中加入氧化步骤，既实现了对沟道层的保护，又实现了在不同沟道宽度的刻蚀中，减少沟道层的损失量。
-
公开(公告)号：CN114220467A
公开(公告)日：2022-03-22
申请号：CN202111525681.X
申请日：2021-12-14
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: G11C11/413 , G11C11/417 , G11C11/41
Abstract: 本发明提供了一种静态随机存取存储器结构，包括多个呈阵列分布的晶体管单元，同一列相邻两个晶体管单元镜像设置，一列所述晶体管单元中的第一个所述晶体管单元或第二个所述晶体管包括沿第一方向依次设置的第一传输管和第二共栅互补场效应晶体管、沿第二方向依次设置的第一共栅互补场效应晶体管和第二传输管，同一列所述晶体管单元中相邻两个所述第一传输管堆叠设置且共栅，同一列所述晶体管单元中相邻两个所述第二传输管堆叠设置且共栅，所述第一方向和所述第二方向均平行于所述列的方向，传输管的堆叠设置且共栅减少了阵列面积，提高了电路的集成度，并降低了制造成本。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.019 seconds)
