-
公开(公告)号:CN116196015A
公开(公告)日:2023-06-02
申请号:CN202310188226.8
申请日:2023-03-01
Applicant: 南京大学
Abstract: 本发明公开了一种基于节律特征融合卷积神经网络对脑电信号进行分类的模型。目的是解决目前关于脑电信号的研究中忽视信号的节律特征的,以及脑电信号在不同个体间的差异导致在迁移学习中神经网络表现差的问题。针对现有的问题,本发明设计了一种提取特定频段特征的网络结构,实现了从各个脑电节律提取不同的特征,并使用与一致性相关的自定义函数作为评价指标进行网络训练,并将各个节律的特征融合的分类方法。大大提高了脑电信号分类的迁移学习准确率。
-
公开(公告)号:CN112741596A
公开(公告)日:2021-05-04
申请号:CN201911057381.6
申请日:2019-10-31
Applicant: 南京大学
Abstract: 本发明提供了一种基于深度可分离卷积的移动端心音预测方法。本发明从医学信号本身的特点和移动端部署难点出发,使用短时傅里叶变换将一维心音转换成二维图像,利用大卷积核提升精确度,用深度可分离卷积减少计算量,在计算量和参数量得到严格控制的情况下,与从传统深度网络模型相比,提升了精确度。同时,提供了模型在移动端部署的方法,利用手机麦克风获取心音数据,在手机上做预测,实现离线状态下移动端的心音分类。
-
公开(公告)号:CN112288735A
公开(公告)日:2021-01-29
申请号:CN202011235554.1
申请日:2020-11-06
Applicant: 南京大学
Abstract: 一种基于神经网络的利用牙齿锥形束CT图自动检测牙折裂的方法,包括步骤:通过构建牙齿锥形束CT图片自动分割器,对牙齿锥形束CT图进行自动分割,得到每颗牙齿锥形束CT图片,并进行图像处理,输入已训练好的分类神经网络模型,将神经网络的输出作为牙齿锥形束CT图是否存在牙折裂的检测结果。
-
-
公开(公告)号:CN107596549A
公开(公告)日:2018-01-19
申请号:CN201711094239.X
申请日:2017-11-03
Applicant: 南京大学
Abstract: 本发明提供一种基于精准定位的窦房结局域微量持续性电刺激方案,包括两大步骤:①精准定位窦房结,将刺激电极准确放置在窦房结表面,放置方式主要包括体内放置和体外放置两种;②给予窦房结局域微量持续性电刺激,以提高窦房结的兴奋性,其中电刺激方式可选用微量直流电或微量直流电加交流白噪声的方式。整个过程针对窦房结夺获能力下降导致的房颤易复发等问题,探索了一种窦房结刺激的新方案,促使大多数心房组织的兴奋性无法超过窦房结,从而为包括房颤、房扑等在内的窦房结相关的疾病治疗提供了一种新颖的方法。
-
-
公开(公告)号:CN106963383A
公开(公告)日:2017-07-21
申请号:CN201710286510.3
申请日:2017-04-21
Applicant: 南京大学
Abstract: 本发明提供一种基于一维呼吸状态信号测量而实现的体内组织呼吸运动估计的方法。该方法以呼吸状态为测量对象,通过重构呼吸状态空间,利用状态空间与体内呼吸运动空间的时间关联特性,实现对体内组织呼吸运动信号的估计。
-
公开(公告)号:CN102495568B
公开(公告)日:2013-08-07
申请号:CN201110397889.8
申请日:2011-12-05
Applicant: 南京大学
IPC: G05B19/042
Abstract: 基于四片FPGA的验证片上网络多核处理器的开发板,四片FPGA芯片之间连接构成全互联结构,每一片FPGA芯片都设有GTX传输通道和GPIO传输通道分别与其它三片FPGA芯片连接,每片FPGA芯片分别设有电源管理模块、板级时钟驱动模块及存储系统;第二FPGA芯片与第四FPGA芯片上分别设有开发板的数据输入和数据输出接口,所述数据输入和数据输出接口为全双工差分的2.5Gbps光口。本发明仿存带宽达到759.2Gbps,这是目前其它多FPGA开发板的电路设计远不能达到的,片间互连吞吐率大于30Gbps,为FPGA硬件设计人员提供足够多硬件资源,以便验证和实现基于NoC的超大规模多核处理器的原型芯片设计。
-
-
公开(公告)号:CN102523169A
公开(公告)日:2012-06-27
申请号:CN201110458022.9
申请日:2011-12-31
Applicant: 南京大学
IPC: H04L12/56
Abstract: 本发明公开了一种基于2D-Mesh多核网络架构的并行化方法,该方法包含任务、数据和流水三个层面的混合并行化;其中:对于运算量较大的若干个并发执行的任务,分配在若干个芯片中并行执行,实现任务并行化;对于一个芯片中的一项任务,若存在可并发执行的数据流处理过程,将其分解到若干个同构的功能模块中并行执行,实现数据并行化;对于能够分解成若干步骤的单向数据处理过程,采用流水线方式并发执行,实现流水并行化。本发明提供了一套完整的软件混合并行化方法,利用该方法与2D-Mesh多核硬件架构相结合可以充分发挥硬件系统的并行效用,有效提高片上软件运行效率,适用于具有一定特征的数字信号处理算法的高速并行实现。
-
-
-
-
-
-
-
-
-