公开(公告)号：CN115048125A

公开(公告)日：2022-09-13

申请号：CN202210752018.1

申请日：2022-06-28

Applicant: 国核自仪系统工程有限公司

Inventor： 俞冠中 ,  田青旺 ,  刘玉升 ,  张景 ,  王楠 ,  田钢 ,  靳子洋 ,  韦雄

IPC: G06F8/65 ,  G06F8/71

Abstract: 本发明公开了一种现场可编程门阵列逻辑的更新方法、系统、设备及介质，所述更新方法应用于接收端，包括：接收发送端发送的开始标识；发送数据接收标识至所述发送端；接收所述发送端的数据包并存储于存储区中，并将所述数据包的接收结果发送至发送端；接收所述发送端发送的结束标识；将所述存储区中的数据烧录至所述现场可编程门阵列逻辑中。在不拆设备的状态下通过接收端的CPU模拟JTAG实现远程批量现场可编程门阵列逻辑的更新，降低了调试和运维的难度和维护的成本，提高了设备维护的效率。

公开(公告)号：CN203812025U

公开(公告)日：2014-09-03

申请号：CN201320833956.0

申请日：2013-12-18

Applicant: 国核自仪系统工程有限公司

Inventor： 刘玉升 ,  王楠

IPC: G05B19/042

Abstract: 本实用新型属于分散式工业控制技术领域，涉及一种基于SoC FPGA的多串口并行处理架构，包括收发器、集成了现场可编程逻辑门阵列FPGA和处理器CPU的SoC FPGA芯片，其特征在于：所述Soc FPGA芯片中的FPGA内部通过硬件描述语言设计多个UART核和与各UART核相对应的多个协处理器MCU；FPGA内嵌多个与各协处理器MCU相对应的嵌入式存储器，各嵌入式存储器配置为可以读写操作的双端口模式；所述多个UART核与多个相对应的所述收发器通过RS232/RS422/RS485接口连接。本实用新型系统集成度高、硬件设计成本低，能有效降低CPU负荷，提升串行总线数据传输带宽，可以灵活扩展多路串行通道。

公开(公告)号：CN203705861U

公开(公告)日：2014-07-09

申请号：CN201320834001.7

申请日：2013-12-18

Applicant: 国核自仪系统工程有限公司

Inventor： 王楠 ,  刘玉升 ,  邵磊

IPC: G05B19/042

Abstract: 本实用新型属于分散式工业控制技术领域，涉及一种基于FPGA的多串口并行处理架构，包括收发器、FPGA可编程逻辑芯片和处理器CPU，CPU通过CPU接口总线与所述FPGA芯片连接，其特征在于：在所述FPGA芯片内部通过硬件描述语言设计多个UART核和与各UART核相对应的多个协处理器MCU；所述FPGA内嵌多个与各协处理器MCU相对应的嵌入式存储器，各嵌入式存储器配置为可以读写操作的双端口模式；所述多个UART核与多个相对应的所述收发器通过RS232/RS422/RS485接口连接。本实用新型硬件设计成本低，能有效降低CPU负荷，提升串行总线数据传输带宽，可以灵活扩展多路串行通道。