公开(公告)号：CN111427799A

公开(公告)日：2020-07-17

申请号：CN202010289249.4

申请日：2020-04-14

Applicant: 北京计算机技术及应用研究所

Inventor： 李东方 ,  沈炜 ,  赵霞

IPC: G06F11/36

Abstract: 本发明涉及一种IP核安全路径选取与切断方法，其中，包括：步骤1：对待测IP核代码进行信息流处理，为每一个信号添加污迹标签；步骤2：将起点DI的污迹标记位DIt始终约束为高；步骤3：切断起点DI的所有驱动信号；步骤4：判断起点DI的污迹标记位DIt是否为高，如果起点DI为低则起点DI与终点DO之间不存在数据路径，转步骤7，如果为高则进行步骤5；步骤5：判断路径(DI,A,DO)的节点A的标记位At是否为高，如果标记位At为低，则起点DI与起点DO之间存在数据路径，但不存在路径(DI,A,DO)，转步骤7，如果为高则进行步骤6；步骤6：寻找除路径(DI,A,DO)之外其他存在的路径，约束所选路径的信号污迹标签始终为低；步骤7：结束。本发明对IP核的数据路径进行约束处理，提高了验证的精确性、降低误报率，有很高的市场价值。

公开(公告)号：CN111427798A

公开(公告)日：2020-07-17

申请号：CN202010288244.X

申请日：2020-04-14

Applicant: 北京计算机技术及应用研究所

Inventor： 李东方 ,  沈炜 ,  赵霞

IPC: G06F11/36

Abstract: 本发明涉及一种IP核超长路径可组合证明系统，其中，包括：步骤1：对待测IP核代码进行信息流处理；步骤2：判断中间节点是否超过超长路径的最小节点数；步骤4：选取一条子路径，将起点信号的污迹标记位始终约束为高；步骤5：切断起点信号所有驱动信号；步骤6：判断终点信号的污迹标记位是否为高；步骤7：判断所有子路径是否证明完成，如果未完成则进行步骤4，如已全部证明完成，则得出超长路径存在的结论；步骤8：结束。本发明解决了IP核安全检测中数据级联复杂，数据路径级联过于复杂造成的难以直接验证和验证效率低的技术问题。

公开(公告)号：CN109032934A

公开(公告)日：2018-12-18

申请号：CN201810749749.4

申请日：2018-07-10

Applicant: 北京计算机技术及应用研究所

Inventor： 李东方 ,  王晓龙 ,  陈丽容 ,  胡亚云 ,  朱秋岩 ,  王宏 ,  王志昊 ,  沈炜 ,  王纪 ,  叶东升 ,  吴超 ,  张建伟 ,  宋珺

IPC: G06F11/36

CPC classification number: G06F11/3604

Abstract: 本发明涉及一种FPGA/IP核逻辑代码安全规则检测方法，涉及FPGA/IP核验证技术领域。本发明根据所设计的自定义安全规则检测条款和现有商业条款相结合，在自定义安全规则检测条款增加并实现了FPGA状态机死锁、内部三态等规则条款，提高了FPGA代码的质量；删减根本不适用于FPGA的可测试性设计的规则、电气特性检测等规则，有效的降低了无效警示规则条款。

公开(公告)号：CN106802848A

公开(公告)日：2017-06-06

申请号：CN201611187712.4

申请日：2016-12-20

Applicant: 北京计算机技术及应用研究所

Inventor： 冯志华 ,  沈炜 ,  闫帅 ,  陈丽容 ,  王志昊 ,  王纪 ,  李东方 ,  朱秋岩 ,  王宏 ,  孟超 ,  胡亚云 ,  叶东升 ,  张建伟 ,  慕德俊

IPC: G06F11/26

CPC classification number: G06F11/261 ,  G06F11/26

Abstract: 本发明公开了一种寄存器传输级N模冗余设计的半自动化验证方法，包括：对n模冗余的待验证平台的寄存器的输出进行检查；接收待验证平台的寄存器1‑n的输出值，判断寄存器1‑n的输出值是否相等，如相等则此步验证通过；定义二进制数值data；每个系统时钟给data的最低位加1，将data的n位的每一位分别赋给寄存器1‑n，待验证平台根据每个系统时钟的上升沿的寄存器1‑n的值，在每个系统时钟的下降沿，输出投票输出结果；在每个系统时钟，计算所有寄存器值为1和0的寄存器的数量，如寄存器值为1的寄存器较多，则a＝1，如寄存器值为0的寄存器较多，则令a＝0；检查待验证平台的投票输出结果是否等于a，数量最多的取值，如等于，则本步验证通过。