公开(公告)号：CN114462340A

公开(公告)日：2022-05-10

申请号：CN202210379803.7

申请日：2022-04-12

Applicant: 北京大学

Inventor： 梁云 ,  贾连成

IPC: G06F30/331 ,  G06F30/343

Abstract: 本发明公布了一种用于硬件加速器的存储—计算模块互联电路自动设计方法，通过时空变换STT对数据在硬件加速器存储模块中的预期行为进行分析，对存储模块中的数据重用进行计算并分类，进一步自动选择最优存储‑计算模块互联电路方式并实现组播互联或旋转互联。本发明能够有效的提升硬件存储—计算模块的互联效率，减少了对存储资源的消耗。

公开(公告)号：CN112734011A

公开(公告)日：2021-04-30

申请号：CN202110010198.1

申请日：2021-01-04

Applicant: 北京大学

Inventor： 梁云 ,  肖倾城

IPC: G06N3/04 ,  G06N3/063 ,  G06F15/78

Abstract: 本发明公布了一种基于增量综合的深度神经网络加速器协同设计方法，通过增量构造深度神经网络加速器，通过计算图修改检测方法识别上层应用的改变，再利用上层神经网络应用的改变修改层次化重用加速器硬件部分，减少深度神经网络加速器硬件的设计周期，从而提升加速器协同设计的效率。采用本发明方法，自动检测用户对深度神经网络进行的修改，通过多层次重用加速器设计参考，从而节省协同设计周期。同时，增量式生成的加速器可实现与人工设计的加速器相当的性能。