公开(公告)号：CN106531681A

公开(公告)日：2017-03-22

申请号：CN201510578208.6

申请日：2015-09-11

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  樊捷闻 ,  张昊 ,  黄如

IPC: H01L21/762

CPC classification number: H01L21/762 ,  H01L21/76202 ,  H01L21/76224

Abstract: 本发明公开了一种实现集成电路中半导体器件隔离的方法，该方法结合热氧化与淀积技术，先形成半导体器件的有源区；然后填充高深宽比间隙形成窄STI隔离；最后再填充低深宽比间隙形成宽STI隔离。本发明的优点如下：无论对于微米尺度的间隙还是技术节点为亚45nm的高深宽比间隙，都具有优异的间隙填充能力，填充质量好，不会产生空洞和裂缝；填充速率快，且稳定可控；不存在HDP-CVD对衬底的刻蚀损伤；对间隙的截面形貌没有依赖性；完全和体硅CMOS工艺相兼容，工艺简单，成本代价小。

公开(公告)号：CN106298934A

公开(公告)日：2017-01-04

申请号：CN201610658955.5

申请日：2016-08-11

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10

CPC classification number: H01L29/785 ,  H01L29/1037 ,  H01L29/66795

Abstract: 本发明公布了一种鞘层沟道结构的垂直纳米线器件及其制备方法，结合刻蚀通孔、淀积沟道材料、填充二氧化硅，获得集成的鞘层沟道结构垂直纳米线器件；包括：提供一半导体衬底，实现器件隔离；形成重掺杂的下有源区；淀积假栅叠层；通过刻蚀通孔、淀积沟道材料、填充二氧化硅形成垂直的鞘层沟道结构；通过淀积、刻蚀形成器件的重掺杂上有源区；去除假栅，淀积HK、MG并形成栅电极；形成器件各端的金属接触；后续按现有的后端工艺完成器件集成。本发明能够有效地提高器件的短沟道效应控制能力，减小泄露电流；能精确控制器件沟道的厚度、截面积大小和形貌，并采用后栅工艺提高器件的性能。

公开(公告)号：CN106252227A

公开(公告)日：2016-12-21

申请号：CN201610659888.9

申请日：2016-08-12

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L21/335 ,  H01L29/775 ,  H01L29/10 ,  G01N27/00 ,  B82Y40/00

CPC classification number: H01L29/66439 ,  B82Y40/00 ,  G01N27/00 ,  H01L29/1029 ,  H01L29/775

Abstract: 本发明提供一种带栅极调控的垂直沟道纳米线生物传感器的集成方法，属于半导体制造技术领域。该方法结合刻蚀通孔、外延沟道以实现垂直沟道的纳米线生物传感器的集成。本发明与传统的水平沟道结构相比，生物分子在溶液中进行布朗运动时对纳米线沟道表面的各个方向均产生随机碰撞，最终在纳米线表面产生更高的修饰密度。且本发明避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能；以及可以将沟长缩短至10nm以下，满足了对单个蛋白质或核酸分子的修饰要求。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。

公开(公告)号：CN106057664A

公开(公告)日：2016-10-26

申请号：CN201610603257.5

申请日：2016-07-27

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  张昊 ,  杨远程 ,  黄如

IPC: H01L21/3065 ,  H01L21/308 ,  H01L21/324

CPC classification number: H01L21/3065 ,  H01L21/308 ,  H01L21/324

Abstract: 本发明公开了一种纳米尺度多晶硅线条的制备方法。本发明采用在衬底上形成非晶硅薄膜层，然后在非晶硅薄膜层上刻蚀出纳米尺度细线条，最后进行退火处理，再结晶得到高质量低内部缺陷的柱状多晶硅；本发明再结晶后得到的多晶硅的晶粒尺寸显著提高，内部缺陷减少，结晶效果好；再结晶后得到的多晶硅，由于晶粒间界更少，方块电阻下降，载流子迁移率提高，对提高多晶硅金属‑氧化物半导体场效应晶体管MOSFET的性能有积极效果；能够通过设计纳米尺度细线条的宽度来控制多晶硅的结晶大小，可控性和均匀性高；与体硅CMOS工艺完全相兼容，工艺简单，成本代价小，适用于三维集成。

公开(公告)号：CN105374752A

公开(公告)日：2016-03-02

申请号：CN201510701681.9

申请日：2015-10-26

Applicant: 北京大学

Inventor： 黎明 ,  杨远程 ,  陈珙 ,  樊捷闻 ,  张昊 ,  黄如

IPC: H01L21/8238

CPC classification number: H01L21/823885 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823871 ,  H01L21/823878 ,  H01L29/0676 ,  H01L29/401 ,  H01L29/4236 ,  H01L29/66439 ,  H01L29/66545 ,  H01L29/66666 ,  H01L29/775 ,  H01L29/7827

Abstract: 本发明公开了一种垂直纳米线晶体管的集成方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该方法结合图形化外延和侧壁替代栅以实现垂直纳米线晶体管集成，与现有的通过刻蚀形成垂直纳米线沟道的方法相比，能够精确地控制器件沟道的截面积大小和形貌，提高器件的特性的一致性；避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能。

公开(公告)号：CN103681355A

公开(公告)日：2014-03-26

申请号：CN201310697719.0

申请日：2013-12-18

Applicant: 北京大学

Inventor： 黄如 ,  樊捷闻 ,  黎明 ,  杨远程 ,  宣浩然

IPC: H01L21/336

CPC classification number: H01L21/02271 ,  H01L21/31051 ,  H01L21/31105 ,  H01L29/0847 ,  H01L29/12 ,  H01L29/165 ,  H01L29/66477 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/66553 ,  H01L21/02318

Abstract: 本发明公开一种制备准SOI源漏场效应晶体管器件的方法，包括如下步骤：形成器件的有源区；形成器件的栅叠层结构；形成源漏延伸区的掺杂，并在栅叠层两侧形成第一层侧墙；形成凹陷的源漏结构；形成准SOI源漏隔离层；原位掺杂外延第二半导体材料源漏，并进行退火激活；若采用后栅工艺则去掉之前的假栅，重新进行高k金属栅的淀积；形成接触和金属互联。本发明所述方法能很好地与现有CMOS工艺兼容，具有工艺简单、热预算较小的特点，相比传统的场效应晶体管，依据本发明所述方法制备的准SOI源漏场效应晶体管器件能有效降低泄漏电流，减小器件的功耗。

公开(公告)号：CN106298934B

公开(公告)日：2019-07-19

申请号：CN201610658955.5

申请日：2016-08-11

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10

Abstract: 本发明公布了一种鞘层沟道结构的垂直纳米线器件及其制备方法，结合刻蚀通孔、淀积沟道材料、填充二氧化硅，获得集成的鞘层沟道结构垂直纳米线器件；包括：提供一半导体衬底，实现器件隔离；形成重掺杂的下有源区；淀积假栅叠层；通过刻蚀通孔、淀积沟道材料、填充二氧化硅形成垂直的鞘层沟道结构；通过淀积、刻蚀形成器件的重掺杂上有源区；去除假栅，淀积HK、MG并形成栅电极；形成器件各端的金属接触；后续按现有的后端工艺完成器件集成。本发明能够有效地提高器件的短沟道效应控制能力，减小泄露电流；能精确控制器件沟道的厚度、截面积大小和形貌，并采用后栅工艺提高器件的性能。

公开(公告)号：CN106057682B

公开(公告)日：2019-06-07

申请号：CN201610648293.3

申请日：2016-08-09

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L21/336 ,  H01L29/06

Abstract: 本发明提供一种空气侧墙结构的垂直纳米线器件的集成方法，该方法结合刻蚀通孔、外延沟道材料的集成，制备了上有源区空气侧墙结构。与传统的二氧化硅或氮化硅侧墙结构相比，由于空气的相对介电常数为1，可以极大地减小栅极与上有源区之间的寄生电容，且将上有源区作为器件的漏端，优化漏端的寄生电容，能极大地改善器件的频率特性；同时本发明将下有源延伸区重掺杂，作为器件的源端，能减小源端电阻，减少器件开态电流的退化，而上有源延伸区是由沟道一侧轻掺杂过渡到上有源区一侧的重掺杂，可以减小漏端电场对沟道区的穿透，同时又维持了较低的漏端电阻。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。

公开(公告)号：CN106252210A

公开(公告)日：2016-12-21

申请号：CN201610603245.2

申请日：2016-07-27

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  张昊 ,  杨远程 ,  黄如

IPC: H01L21/205 ,  H01L21/822

CPC classification number: H01L21/2053 ,  H01L21/822

Abstract: 本发明公开了一种利用盖帽层退火结晶的多晶硅制备方法。本发明采用在非晶硅薄膜上淀积盖帽层，由于再结晶过程的成核活化点优先在接触面处形成，因而盖帽层的引入使得成核活化点形成概率大大提高，成核活化点增多，利于晶粒长大进行重排与重组；再结晶后得到的多晶硅的晶粒尺寸明显变大，内部缺陷减少，与直接淀积多晶硅薄膜结晶相比，效果更好；由于再结晶过程中盖帽层将晶粒限制在表面方向生长，得到的多晶硅薄膜的表面粗糙度极大地降低；晶格更加有序，能在垂直方向形成与非晶硅薄膜的厚度尺寸相当的大晶粒；本发明与体硅CMOS工艺完全相兼容，工艺简单，成本代价小，适用于三维集成。

公开(公告)号：CN106098783A

公开(公告)日：2016-11-09

申请号：CN201610694855.8

申请日：2016-08-19

Applicant: 北京大学

Inventor： 黎明 ,  陈珙 ,  杨远程 ,  黄如

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/0642 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/66795

Abstract: 本发明提供一种低功耗鳍式场效应晶体管及其制备方法，属于超大规模集成电路制造技术领域。该场效应晶体管的侧壁沟道层厚度和顶部沟道层厚度均在10nm以下，且在远离顶栅控制的深体区形成了鳍型隔离条，本发明有利于器件沟长的进一步缩小，可有效提高器件的短沟道效应控制能力，减小了静态功耗。此外本发明器件源漏区是单晶有源岛，具有较小的源漏串联电阻，与传统的使用抬升源漏结构的鳍型场效应晶体管相比，不需要外延工艺抬升源漏,即可获得较高的开态电流。本发明与传统集成电路制造技术相兼容，工艺简单，成本代价小。