-
公开(公告)号：CN105025296B
公开(公告)日：2018-02-23
申请号：CN201410183605.9
申请日：2014-04-30
Applicant: 北京大学
IPC: H04N19/21 , H04N19/436 , H04N19/433 , H04N19/176
Abstract: 本发明公开了一种高级算术编码器及其实现方法，属于数字视频编解码技术领域。该编码器的整体结构采用并行高效设计，其中三层状态机控制机制是根据码流层级结构采用三层状态机控制编码过程；参考数据统一处理技术是在编码当前宏块时，将部分语法元素处理为更加简单的中间形式，存入Line Buffer，供后续编码宏块作为参考直接使用而无须再次处理，以减少逻辑电路开销；算法结构并行优化是根据特定算法，采用并行优化处理，缩短处理时间；概率模型存取管理机制是针对本发明高效编码的特点而设计的存取控制方法，采用RAM和Local Buffer结合的两级存储方式，缩短对概率模型管理的存取时间；算术编码部分采用流水的方式进行处理，减少反馈时间，提高数据的处理速度。
-
公开(公告)号：CN101860747B
公开(公告)日：2012-05-23
申请号：CN201010136722.1
申请日：2010-03-31
Applicant: 北京大学
Abstract: 本发明公开了一种亚像素运动估计系统及方法。其中，该系统包括控制单元、前向电路、后向电路、双向电路和最优方向判定输出单元。所述前向电路、后向电路、双向电路连接于所述控制单元和所述最优方向判定输出单元之间，所述控制单元还直接与所述最优方向判定输出单元相连接。本发明通过顶层控制单元发送的控制信号及命令字的不同，实现了直接模式复用亚像素运动估计的插值电路；并且，可以基于三步搜索法，实现1/2像素运动估计与1/4像素运动估计间的模式流水。在双向电路中，选取前整像素向运动矢量，然后预测出后向运动矢量，并由这一对运动矢量计算代价，简化了硬件设计的复杂度，节约硬件资源消耗。
-
公开(公告)号：CN117812269A
公开(公告)日：2024-04-02
申请号：CN202311589272.5
申请日：2023-11-27
Applicant: 北京大学
IPC: H04N19/513
Abstract: 本申请涉及运动估计及编码技术领域，尤其涉及基于整像素精度搜索的仿射运动估计方法、装置及介质。所述方法包括：获取当前编码单元；对当前编码单元进行整像素精度搜索，得到当前编码单元的候选运动矢量集合，其中，所述候选运动矢量集合包括所述当前编码单元在整像素级别上可能的运动矢量；将所述当前编码单元划分为多个子编码块，并在所述候选运动矢量集合中收集每个子编码块对应的子运动矢量；基于每个子编码块对应的子运动矢量构建仿射变换关系；根据所述仿射变换关系得到当前编码单元的控制点运动矢量。本申请避免了分像素精度的复杂插值操作、子编码块的运动补偿、迭代优化的计算，减少了运动估计的复杂度，且适用于硬件优化。
-
公开(公告)号：CN117499666A
公开(公告)日：2024-02-02
申请号：CN202311548809.3
申请日：2023-11-20
Applicant: 北京大学
IPC: H04N19/503 , H04N19/523 , H04N19/567 , H04N19/176
Abstract: 本发明提供一种用于视频编码帧间预测的分像素运动估计方法及装置，所述方法包括：确定当前预测单元对应的预测块，并将当前预测单元对应的预测块划分为多个子预测块；针对每个子预测块，确定对应的最优子率失真代价值，以及对应的子率失真代价值集；基于各子预测块对应的最优子率失真代价值，以及各子预测块对应的子率失真代价值集，确定各子预测块的误差曲面；对多个子预测块的误差曲面求和，得到预测块的混合误差曲面，并基于所述混合误差曲面进行分像素运动估计。基于此，实现增加较少复杂度的同时，构建较为准确的误差曲面，提高分像素运动估计的准确性。
-
公开(公告)号：CN116310738A
公开(公告)日：2023-06-23
申请号：CN202310167321.X
申请日：2023-02-23
Applicant: 北京大学
IPC: G06V10/94 , G06V10/80 , G06V10/764 , G06V10/82 , G06V20/56 , G06V20/40 , G06N3/048 , G06N3/08 , G06N3/0464
Abstract: 本申请涉及图像检测与处理技术领域，更为具体来说，本申请涉及基于脉冲图像重构的图像检测方法、装置、设备及介质。所述方法包括：获取目标脉冲图像，并确定所述目标脉冲图像中的多帧关键帧图像；将所述多帧关键帧图像通过图像FPGA重构图像检测系统中的TFP重构模块进行重构，得到重构图像；将所述重构图像通过所述图像FPGA重构图像检测系统中的CNN检测模块进行检测，得到识别结果，其中，所述CNN检测模块是预先训练好的。本申请解决了重构算法在CPU实现需要和CNN进行交互浪费大量带宽的问题，同时减少了延时，提升了重构后检测的速度，因此选择在FPGA上同时实现检测和重构，检测采用卷积神经网络加速器的形式，极大提高了检测速度及检测精准度。
-
Patent Agency Ranking
公开(公告)号：CN111092926B
公开(公告)日：2021-10-22
申请号：CN201910804242.9
申请日：2019-08-28
Applicant: 北京大学
Abstract: 本申请提供一种数字视网膜多元数据快速关联方法及装置、一种电子设备、一种网络视频监控设备以及一种计算机可读介质。其中，数字视网膜多元数据快速关联方法包括：获取监控视频流；根据所述监控视频流生成数字视网膜数据，其中，所述数字视网膜数据包括根据所述监控视频流提取的目标图像、结构化数据、特征流和浓缩视频流中的多项数据，且所述多项数据中的每一项均携带有摄像头任务标识和时间戳信息；将所述数字视网膜数据上传至云端服务器，以使云端服务器将所述数字视网膜数据分项存储，并根据所述摄像头任务标识和时间戳信息将分项存储的所述数字视网膜数据进行关联。本方法网络传输负荷低，且可有效提升监控视频的调阅效率。
-
公开(公告)号：CN112752102A
公开(公告)日：2021-05-04
申请号：CN201911053402.7
申请日：2019-10-31
Applicant: 北京大学
IPC: H04N19/146 , H04N19/136 , H04N21/2662
Abstract: 本发明公布了一种基于视觉显著性的视频码率分配方法，建立时域相关性的视觉显著性模型；采用基于显著性的码率分配算法和基于显著性区域质量一致性的窗口权重平滑算法，得到调整后的显著性权重；再根据调整后的显著性权重指导CTU级码率分配算法，由此实现视频码率分配。本发明提供的技术方案充分考虑人眼视觉机制以及显着性区域的质量一致性，能够在视频中检测出人眼关注的区域并且加入了显著性区域的连续性，最终在码率分配上依照显著性权重分配码率使得有效地提升显著性区域质量和提升主观质量。
-
公开(公告)号：CN111090773A
公开(公告)日：2020-05-01
申请号：CN201910804261.1
申请日：2019-08-28
Applicant: 北京大学
IPC: G06F16/71 , G06F16/783 , H04N7/18 , H04N19/85
Abstract: 本发明涉及安防监控和人工智能领域，特别涉及一种数字视网膜体系结构及软件架构方法及系统。包括：接入视频流；将视频流在前端处理转换为视频浓缩流和特征流；将视频浓缩流和特征流传输给云端；云端存储接收到的视频浓缩流和特征流，并接收终端的离线检索指令，将离线检索得到的结果返回至终端进行显示或/和接收终端的实时追踪指令，实时追踪得到的结果返回至终端进行显示。改变现有视频监控系统的体系架构，由视频监控转变为智能监控，解决大规模监控视频的智能分析和系统应用问题。
-
公开(公告)号：CN108447036A
公开(公告)日：2018-08-24
申请号：CN201810246429.7
申请日：2018-03-23
Applicant: 北京大学
IPC: G06T5/00
Abstract: 本发明所述基于卷积神经网络的低光照图像增强方法，包括以下步骤：首先在卷积模块中输入特征图像，然后通过若干卷积模块进行处理。在每个卷积模块中，都在若干条卷积层路径下对特征图像进行第一次分支处理，并将整合后的第一次分支处理数据进行第二次分支处理，得到卷积模块的输出。在最后一个卷积模块后，使用卷积层进行计算，得到神经网络的输出，利用损失函数计算网络输出的图像数据与实际图像的差值，根据差值优化卷积神经网络的参数。本发明利用卷积神经网络实现低光照图像的增强，并利用损失函数对神经网络中的参数进行约束优化，达到所期望的增加图像的亮度、对比度，提升图像主观美感的效果，并极大程度上保持图像原有的结构、细节信息。
-
公开(公告)号：CN105025296A
公开(公告)日：2015-11-04
申请号：CN201410183605.9
申请日：2014-04-30
Applicant: 北京大学
IPC: H04N19/21 , H04N19/436 , H04N19/433 , H04N19/176
Abstract: 本发明公开了一种高级算术编码器及其实现方法，属于数字视频编解码技术领域。该编码器的整体结构采用并行高效设计，其中三层状态机控制机制是根据码流层级结构采用三层状态机控制编码过程；参考数据统一处理技术是在编码当前宏块时，将部分语法元素处理为更加简单的中间形式，存入Line Buffer，供后续编码宏块作为参考直接使用而无须再次处理，以减少逻辑电路开销；算法结构并行优化是根据特定算法，采用并行优化处理，缩短处理时间；概率模型存取管理机制是针对本发明高效编码的特点而设计的存取控制方法，采用RAM和Local Buffer结合的两级存储方式，缩短对概率模型管理的存取时间；算术编码部分采用流水的方式进行处理，减少反馈时间，提高数据的处理速度。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.023 seconds)
