-
公开(公告)号：CN116364005A
公开(公告)日：2023-06-30
申请号：CN202310343337.1
申请日：2023-03-31
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/3208 , G09G3/3233
Abstract: 本公开实施例提供一种显示基板、显示面板和显示装置。显示基板包括阵列排布的多个像素单元，所述像素单元包括发光元件和用于驱动所述发光元件进行发光的像素驱动电路，所述像素驱动电路至少包括驱动晶体管和存储电容，所述存储电容的第一端与所述驱动晶体管的控制极连接，所述存储电容的第二端与所述发光元件的第一电极连接；多个所述像素单元至少包括发出第一颜色光的第一像素单元和发出第二颜色光的第二像素单元，其中，所述第一像素单元所包括的所述存储电容为第一存储电容，所述第二像素单元所包括的所述存储电容为第二存储电容；所述第一存储电容的电容值与所述第二存储电容的电容值不同。
-
公开(公告)号：CN114072724B
公开(公告)日：2023-06-27
申请号：CN202080000853.9
申请日：2020-05-29
Applicant: 京东方科技集团股份有限公司
IPC: G02F1/1345 , G09F9/30
Abstract: 一种显示基板和显示装置，显示基板包括：显示区域和非显示区域，显示基板包括：基底以及设置在基底上的驱动结构层和走线层；驱动结构层位于显示区域，走线层位于非显示区域；驱动结构层包括：沿第一方向延伸的第一电源线、数据信号线和参考信号线；走线层包括：第一电源走线、数据走线和参考走线；第一电源走线与第一电源线电连接，第一电源走线位于显示区域的第一侧，数据走线位于显示区域的第二侧，第二侧与第一侧不同；数据走线和参考走线位于显示区域的同一侧；对于同一长度的第一电源线，数据信号线和参考信号线，第一电源线的电阻大于数据信号线的电阻，且大于参考信号线的电阻。
-
公开(公告)号：CN116235236A
公开(公告)日：2023-06-06
申请号：CN202180002735.6
申请日：2021-09-28
Applicant: 京东方科技集团股份有限公司 , 合肥京东方卓印科技有限公司
IPC: G09F9/33
Abstract: 一种显示面板(10)及测试方法、显示装置，显示面板(10)的像素阵列的子像素(02)包括像素电路，第一信号线(04)配置为给所在像素行中的像素电路提供扫描信号；扫描驱动电路(03)配置为给像素电路提供扫描信号，且包括位于显示区(01A)的移位寄存器和时钟信号线；测试电路板(06)位于非显示区域(01B)且包括测试焊盘(061)；测试引线(05)位于非显示区域(01B)，与测试焊盘(061)电连接，第一信号线(04)包括位于显示区域(01A)的第一部分(041)和位于非显示区域(01B)的第二部分(042)，第一部分(041)整体上沿第一方向延伸；在对显示面板(10)进行测试前，第一信号线(04)与测试引线(05)异层设置且彼此绝缘；在对显示面板(10)进行测试时，测试引线(05)与第一信号线(04)的第二部分(042)配置为彼此连接，测试电路板(06)配置为通过测试焊盘(061)和测试引线(05)获取来自第一信号线(04)的测试信号。
-
公开(公告)号：CN115668353A
公开(公告)日：2023-01-31
申请号：CN202180000634.5
申请日：2021-03-29
Applicant: 京东方科技集团股份有限公司 , 合肥京东方卓印科技有限公司
Abstract: 一种显示面板(100)包括：多个子像素(2)及扫描驱动电路(3)。扫描驱动电路(3)包括多级移位寄存器(31)和多条时钟信号线(32)。多级移位寄存器(31)包括第一移位寄存器(31)和第二移位寄存器(31)，多条时钟信号线(32)包括第一子时钟信号线(321)和第二子时钟信号线(322)。移位寄存器(31)包括第一子电路(312)和第二子电路(313)。第一子时钟信号线(321)与第一移位寄存器(31)中的第一子电路(312)电连接，且第一子时钟信号线(321)位于与第一移位寄存器(31)中的第一子电路(312)相邻近的第一间隙区域(A1)内。第二子时钟信号线(322)与第二移位寄存器(31)中第一子电路(312)和第二子电路(313)中的一者电连接，且第二子时钟信号线(322)位于与第二移位寄存器(31)中电连接的子电路相邻近的第一间隙区域(A1)内。第一子时钟信号线(321)和第二子时钟信号线(322)所传输的时钟信号相同，且二者所在的第一间隙区域(A1)不同。
-
公开(公告)号：CN115623879A
公开(公告)日：2023-01-17
申请号：CN202180000946.6
申请日：2021-04-28
Applicant: 京东方科技集团股份有限公司
IPC: H10K50/824 , H10K59/121 , H10K71/00
Abstract: 一种显示基板、显示面板和显示基板制造方法。该显示基板包括衬底；设置在衬底上的多个像素单元，多个像素单元沿行方向和列方向成阵列地排布在衬底上，多个像素单元至少包括第一像素单元，第一像素单元包括第一发光区域和第一非发光区域；设置在第一发光区域中的第一发光元件，第一发光元件包括第一电极、发光层和第二电极；设置在第一非发光区域的扫描驱动电路；设置在扫描驱动电路远离衬底一侧的第一辅助电极，第一辅助电极位于第一非发光区域中的第一部分区域，其中，第一辅助电极沿行方向或者列方向布置；扫描驱动电路包括多个子扫描驱动电路，子扫描驱动电路位于第一非发光区域中的第二部分区域；第一非发光区域中的第一部分区域和第一非发光区域中的第二部分区域在衬底上的正投影存在交叠，第一辅助电极和第二电极电连接。
-
Patent Agency Ranking
公开(公告)号：CN111146215B
公开(公告)日：2022-12-09
申请号：CN202010107576.3
申请日：2020-02-21
Applicant: 京东方科技集团股份有限公司
Abstract: 本发明公开了一种阵列基板、其制作方法及显示装置，通过在钝化层背离衬底基板一侧连续形成第一平坦化层和第二平坦化层，即采用双层平坦化层，每一层的厚度适中，可以采用常规的光刻工艺对每一平坦化层进行单独涂覆和曝光；由于第一平坦化层和第二平坦化层具有的与TFT层漏极对应的第二过孔不交叠，因此在形成第二过孔之前，第二过孔对应区域只有第二平坦化层，容易光刻，且在第一平坦化层上制作第二平坦化层能够提高开口区域的平坦度。因此本发明既可以使用常规的光刻(涂覆和曝光)工艺，又可以提高TFT层背离衬底基板一侧开口区域的平坦度，可以极大缓解采用喷墨打印制作的OLED器件特性的恶化，从而确保OLED器件的特性良好。
-
公开(公告)号：CN113643663B
公开(公告)日：2022-12-02
申请号：CN202110928374.X
申请日：2021-08-13
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/3225 , G09G3/3258 , G09G3/32
Abstract: 本发明的一个实施例公开了一种像素驱动电路、显示面板及驱动方法，其中所述像素驱动电路，用于显示面板，包括：发光二极管；用于驱动所述发光二极管发光的驱动晶体管单元，所述驱动晶体管单元包括：并联连接的N个驱动晶体管；N个选择晶体管，与所述N个驱动晶体管一一对应，其中，根据待显示的像素亮度而产生的使能信号，所述N个选择晶体管中的n个选择晶体管控制对应的n个驱动晶体管导通，从而使得所述n个驱动晶体管驱动所述发光二极管发光以得到所述待显示的像素亮度，其中，待显示的像素亮度越高，n越大并且每个驱动晶体管的灰阶电压越小于单个驱动晶体管驱动所述发光二极管达到所述待显示的像素亮度所需的灰阶电压，1≤n≤N。
-
公开(公告)号：CN115398528A
公开(公告)日：2022-11-25
申请号：CN202180002594.8
申请日：2021-09-17
Applicant: 京东方科技集团股份有限公司
IPC: G09G3/3266 , G09G3/20
Abstract: 一种显示面板(100)，包括衬底(1)、多个子像素(2)及栅极驱动电路(3)。子像素(2)包括像素驱动电路(21)。栅极驱动电路(3)包括多级级联的移位寄存器(31)，一级移位寄存器(31)与一行子像素(2)中的多个像素驱动电路(21)电连接。栅极驱动电路(3)还包括：多条级联输入信号线(34)和多条级联显示复位信号线(35)。级联输入信号线(34)被配置为，连接一级移位寄存器(31)的移位信号端(CR )和另一级移位寄存器的输入信号端(Iput)；级联显示复位信号线(35)被配置为，连接一级移位寄存器(31)的移位信号端(CR )和另一级移位寄存器(31)的显示复位信号端(STD)。显示面板(100)具有用于设置多个子像素(2)的多个子像素区域(S)，以及位于相邻两列子像素区域(S)之间的第一间隙区域(D)；级联显示复位信号线(35)和级联输入信号线(34)均设置于第一间隙区域(D)内，且二者设置于不同的第一间隙区域(D)内。
-
公开(公告)号：CN115210796A
公开(公告)日：2022-10-18
申请号：CN202080003534.3
申请日：2020-12-23
Applicant: 京东方科技集团股份有限公司 , 合肥京东方卓印科技有限公司
IPC: G09G3/00
Abstract: 一种像素电路阵列、一种显示面板、一种用于驱动像素电路阵列的方法和一种用于驱动显示面板的方法，像素电路阵列包括：第一信号感测线(SENSE1)和第二信号感测线(SENSE2)；以及排列为一列的N个像素电路；其中，N个像素电路的全部被划分为第一组和第二组，第一组中的每一个像素电路都连接至第一信号感测线(SENSE1)，第二组中的每一个像素电路都连接至不同于第一信号感测线(SENSE1)的第二信号感测线(SENSE2)，并且N为大于1的正整数。
-
公开(公告)号：CN111416048B
公开(公告)日：2022-09-09
申请号：CN202010256762.3
申请日：2020-04-02
Applicant: 京东方科技集团股份有限公司
Abstract: 公开了一种显示装置，涉及显示技术领域，相对于相关技术提高了发光效率。显示装置包括盖板和与盖板相对设置的显示基板。其中，盖板包括第一衬底基板、层叠设置于第一衬底基板靠近显示基板一侧的黑矩阵和支撑层，以及设置于第一衬底基板靠近显示基板一侧的量子点层。黑矩阵和支撑层形成多个开口区域。量子点层包括多个量子点单元，每个量子点单元位于一个开口区域内。显示基板包括：第二衬底基板、设置于第二衬底基板上靠近盖板一侧的驱动电路结构，及设置于驱动电路结构远离第二衬底基板一侧的发光器件；发光器件与驱动电路结构耦接，发光器件在驱动电路结构的驱动下发出光。该显示装置用于实现显示功能。
-
-
-
-
-
-
-
-
-
Search Results
395
records
(took 0.066 seconds)
