公开(公告)号：CN1560868A

公开(公告)日：2005-01-05

申请号：CN200410003886.1

申请日：2004-02-10

Applicant: 中国科学院计算技术研究所

Inventor： 张亮 ,  韩承德

IPC: G11C7/00 ,  G06F13/00

Abstract: 本发明涉及专用集成电路设计、数字电路设计技术领域，特别是一种用双端口随机存取存储器实现异步先进先出数据传输的方法。本发明设计了一种适用于异步数据传输的桥接FIFO，这种新型FIFO是在双端口RAM的基础上，通过同步控制逻辑把双端口RAM包装成一个通用的同步FIFO，再用一个较小的寄存器阵列构成异步接口。其步骤：S1：用双端口RAM构造一个通用的同步FIFO，S2：确定数据时钟域，S3：读取数据，S4：实现异步数据传输。使用本发明所设计的FIFO，能够准确及时地给出FIFO中数据的多少，使得数据传输双方可以适时地发起数据读写操作，有效地提高数据传输的效率。

公开(公告)号：CN1558336A

公开(公告)日：2004-12-29

申请号：CN200410003887.6

申请日：2004-02-10

Applicant: 中国科学院计算技术研究所

Inventor： 张亮 ,  韩承德

IPC: G06F13/38

Abstract: 本发明涉及总线的单芯片子系统的技术领域，包括从复杂状态机中提取关键信号路径的方法，以及单芯片实现高速PCI总线多主控制器，步骤：S1：根据PCI总线主控制器状态机的外部输入激励信号的时间要求和到达时刻，确定一个关键信号；S2：把关键信号两种取值“0”和“1”中条件判断或逻辑值代入原状态机，得到中间状态变量；S3：关键信号当作最终状态机唯一的外部输入信号，中间状态变量当作最终状态机的赋值，代入原状态机，最终状态机。该方法，可有效地解决多PCI Master单芯片设计中关键信号路径的问题。本质在于把非关键信号激励所产生的状态变化优先用电路实现，然后把其输出与关键信号一起当作最终状态变化的输入激励。

公开(公告)号：CN1428708A

公开(公告)日：2003-07-09

申请号：CN01131694.2

申请日：2001-12-27

Applicant: 中国科学院计算技术研究所

Inventor： 谢应科 ,  宋建平 ,  任钢 ,  韩承德 ,  王贞松

IPC: G06F13/14 ,  G06F12/00

Abstract: 一种具有大容量存储器的数据流处理板，包括：大容量存储器，用于存储传输的数据流；可重新配置的输入输出接口；数据访问控制单元，用于记录信息、控制输入和输出缓冲器、控制数据的传输；中央处理器，用于处理系统中的数据流；双数据总线，分别用作数据的输入和输出。本发明的输入输出接口可根据需要灵活进行配置，能和其余处理模块完全独立操作。采用双数据总线，数据存储器分成多个相互独立的存储体，数据的输入输出可以同时进行。从输入缓冲器中读出的数据可直接存储到大容量的数据存储器中，从数据存储器中读出的数据可直接发送到输出缓冲器中，这种访问命令既可以由中央处理器发出，也可以是由内部数据访问控制单元发出。

公开(公告)号：CN1393997A

公开(公告)日：2003-01-29

申请号：CN01129590.2

申请日：2001-06-28

Applicant: 中国科学院计算技术研究所

Inventor： 李舒 ,  韩承德

IPC: H04B1/02 ,  H04B1/06

Abstract: 一种双对角差分空时码发送机和接收机，发送机包括编码器、缓冲区和M个双天线信号映射部件。与已有的差分空时码相比，双对角差分空时码的发送机和接收机的实现简单，可以进行快速译码，而且差错性能具有明显的改善。本发明提供一种在发送机和接收机都不知道信道衰落系数的条件下，利用多根发射天线和接收天线进行分集发射和接收的方法。其中发射天线数目为2M(M＞＝2)，接收天线数目任意。