-
Patent Agency Ranking
公开(公告)号：CN104851451A
公开(公告)日：2015-08-19
申请号：CN201510142872.6
申请日：2015-03-27
Applicant: 中国科学院自动化研究所
IPC: G11C11/413
Abstract: 本发明提出了一种基于电阻加固的静态随机访问存储器的存储单元，包括锁存电路和位选择电路，锁存电路由两个PMOS管P1和P2、两个NMOS管N1和N2、第一阻容网络和第二阻容网络构成；位选择电路由NMOS管N5和N6组成；锁存电路形成4个存储点X1、X1B、X2、X2B；相对于传统6T结构存储单元，添加了阻容网络，在不改变原读操作通路，在不增加明显复杂性情况下，以增加少量面积为代价，保证存储单元不发生单粒子翻转，保证数据正确。
-
公开(公告)号：CN104851450A
公开(公告)日：2015-08-19
申请号：CN201510142765.3
申请日：2015-03-27
Applicant: 中国科学院自动化研究所
IPC: G11C11/413
CPC classification number: G11C11/419
Abstract: 本发明提出了一种基于阻容加固的静态随机访问存储器的存储单元，包括锁存电路和位选择电路，锁存电路由两个PMOS管P1和P2、两个NMOS管N1和N2、第一阻容网络和第二阻容网络构成；位选择电路由NMOS管N5和N6组成；锁存电路形成4个存储点X1、X1B、X2、X2B，在其中一对互补数据存储点之间设置耦合电容C；相对于传统6T结构存储单元，添加了阻容网络和耦合电容，在不改变原读操作通路，在不增加明显复杂性情况下，以增加少量面积为代价，保证存储单元不发生单粒子翻转，保证数据正确。
-
公开(公告)号：CN113240074B
公开(公告)日：2022-12-06
申请号：CN202110407002.2
申请日：2021-04-15
Applicant: 中国科学院自动化研究所
Abstract: 本发明提供一种可重构神经网络处理器，所述处理器包括指令编译模块、模型映射模块、计算阵列控制模块和计算阵列；所述指令编译模块用于将待运行的各神经网络应用程序编译为网络运算指令；所述模型映射模块用于匹配网络运算指令对应的微操作码，并通过索引所述微操作码将对应神经网络应用程序映射到所述计算阵列，得到各神经网络应用程序在所述计算阵列上的计算单元集合；所述计算阵列控制模块用于控制各计算单元集合针对对应神经网络应用程序的读写和计算。本发明提供的处理器，实现支持多个神经网络的并行加速计算以及多个神经网络的协同计算，提高计算资源的利用率和神经网络并行处理能力。
-
公开(公告)号：CN108537330B
公开(公告)日：2020-09-01
申请号：CN201810194142.4
申请日：2018-03-09
Applicant: 中国科学院自动化研究所
Abstract: 本发明属于数字信号处理领域，具体涉及一种应用于神经网络的卷积计算装置及方法。旨在解决卷积计算过程中资源消耗大、读入数据利用率低的问题。具体为：对输入数据矩阵按行处理，每两行数据逐列串行输入到乘累加器阵列做乘累加运算；乘累加器阵列依据卷积核维度(M2,N2)进行部署，可并行处理2×M2×N2次乘法运算；利用卷积运算规律，使两组乘累加器阵列移位相加，加速数据运算。本发明挖掘计算过程中的并行性提高系统计算效率；同时复用输入数据，计算结果直接进入池化单元，可减少数据读写；仅需要一个行缓冲空间，资源需求小；可实现不同维数卷积计算，具有计算灵活性、普适性、高效性以及低功耗特性。
-
公开(公告)号：CN104851451B
公开(公告)日：2018-03-06
申请号：CN201510142872.6
申请日：2015-03-27
Applicant: 中国科学院自动化研究所
IPC: G11C11/413
Abstract: 本发明提出了一种基于电阻加固的静态随机访问存储器的存储单元，包括锁存电路和位选择电路，锁存电路由两个PMOS管P1和P2、两个NMOS管N1和N2、第一阻容网络和第二阻容网络构成；位选择电路由NMOS管N5和N6组成；锁存电路形成4个存储点X1、X1B、X2、X2B；相对于传统6T结构存储单元，添加了阻容网络，在不改变原读操作通路，在不增加明显复杂性情况下，以增加少量面积为代价，保证存储单元不发生单粒子翻转，保证数据正确。
-
-
-
-
Search Results
25
records
(took 0.031 seconds)
