具有侧壁加热电极与相变材料的存储器单元及制备方法

    公开(公告)号:CN102332530B

    公开(公告)日:2013-08-14

    申请号:CN201010225613.7

    申请日:2010-07-13

    Abstract: 本发明涉及一种具有侧壁加热电极与相变材料的存储器单元及制备方法,该存储器单元包括衬底、位于衬底上的第一绝缘层、位于第一绝缘层上的下电极、位于下电极之上的加热电极、位于加热电极上的相变材料层、位于相变材料层上的上电极;其加热电极为侧壁结构,相变材料层也为侧壁结构,并且所述相变材料层与所述加热电极相交,它们的夹角在30度到150度之间。制备时,通过在绝缘材料中开设沟槽,在沟槽中制备薄膜,然后去除多余材料保留沟槽侧壁上的薄膜从而形成侧壁结构。本发明的加热电极和相变材料采用相交的纳米侧壁结构,使它们的接触面非常小,从而达到降低器件单元操作电流、降低功耗和增加器件可靠性的目的。

    相变存储器的选通二极管阵列及其制备方法

    公开(公告)号:CN102623484A

    公开(公告)日:2012-08-01

    申请号:CN201110033252.0

    申请日:2011-01-30

    Abstract: 一种相变存储器的选通二极管阵列及其制备方法,所述制备方法包括:在P型半导体衬底表面进行离子注入,退火生成重掺杂的N型半导体层;在重掺杂的N型半导体层的表面进行外延生长,形成本征半导体层;进行刻蚀工艺以形成用于隔离字线的第一沟槽;在第一沟槽内进行沉积以形成作为相邻字线之间隔离的第一隔离层;再进行刻蚀工艺以形成第二沟槽;在第二沟槽内进行沉积以形成第二隔离层;在本征半导体层内进行离子注入以形成选通二极管;字线的宽度至少为选通二极管的宽度的一倍以上;形成位于字线之上的字线引出电极。相较于现有技术,本发明可以提高选通二极管驱动电流以及降低串扰电流,确保存储器读写操作的一致性和稳定性。

    双浅沟道隔离的外延二极管阵列的制备方法

    公开(公告)号:CN102412179A

    公开(公告)日:2012-04-11

    申请号:CN201010289920.1

    申请日:2010-09-21

    CPC classification number: H01L21/76205 H01L21/76224 H01L27/0814

    Abstract: 本发明公开了一种双浅沟道隔离的外延二极管阵列的制备方法,该方法首先在衬底上形成重掺杂的第一导电类型区域和高掺杂的第二导电类型区域,生长外延层,然后通过深沟道刻蚀形成二极管阵列字线间的隔离和垂直于深沟道方向的浅沟道刻蚀形成位线间的隔离,最后在深沟道和浅沟道隔离围成的区域通过离子注入的方法形成独立的二极管阵列单元。本发明还提出了基于上述双浅沟道隔离的外延二极管阵列的相邻字线和位线间串扰电流的抑制方法。本发明可用于二极管驱动的高密度大容量存储器,如相变存储器、电阻存储器、磁性存储器和铁电存储器等;其方法与传统的CMOS工艺完全兼容,二极管阵列在外围电路形成之前完成,其热制程不会造成外围电路的漂移,解决了实现高密度、大容量、嵌入式相变存储器的技术难题。

    一种电阻转换存储器结构及其制造方法

    公开(公告)号:CN102148329A

    公开(公告)日:2011-08-10

    申请号:CN201110026033.X

    申请日:2011-01-24

    Abstract: 本发明揭示了一种电阻转换存储器结构及其制造方法,该电阻转换存储器结构,包括:多个选通单元和多个电阻转换存储单元;其中,每一个选通单元对应两个电阻转换存储单元;所述电阻转换存储单元包括上电极、下电极和夹在所述上、下电极之间的存储材料;所述存储材料与上、下电极的接触面积不等;所述下电极周围包覆有绝缘材料,下电极形成于该绝缘材料的夹缝中,其在垂直下电极表面方向的投影为条形,条形的长宽比大于3∶1;并且所述存储材料部分或者全部嵌在所述绝缘材料之中。本发明的存储器结构具有较高的密度、较低的功耗以及较为简单的工艺,因此在器件的性能和成本上都具有明显的优势。

    柱状纳米加热电极的制备方法

    公开(公告)号:CN101572290B

    公开(公告)日:2010-09-08

    申请号:CN200910052406.3

    申请日:2009-06-02

    Abstract: 本发明涉及一种柱状纳米加热电极的制备方法,首先在衬底上沉积一层厚度为100nm~300nm的TiN薄膜,利用亚微米CMOS标准工艺曝光技术在TiN薄膜上形成直径为200nm~300nm的光刻胶图形,接着利用反应离子刻蚀技术中O2气体修整光刻胶的形貌,将光刻胶图形尺寸缩小到直径为40nm~100nm左右,利用等离子刻蚀的技术刻蚀TiN薄膜,最后清洗光刻胶得到40nm~100nm的柱状纳米加热电极。本发明不仅避免了直接使用100nm以下曝光技术的困难,降低了制造成本,更重要的是降低了相变存储器的操作电流和功耗。本发明不仅适用于制备相变存储器的小尺寸纳米加热电极,同样适用于制备其他电子器件特别是纳电子器件所需的纳米电极,具有很大的应用价值。

    一种纳米级柱状相变存储器单元阵列的制备方法

    公开(公告)号:CN101546728A

    公开(公告)日:2009-09-30

    申请号:CN200910050396.X

    申请日:2009-04-30

    Abstract: 本发明涉及一种纳米级柱状相变存储器单元阵列的制备方法,包括:在底电极材料衬底上沉积一层金属薄膜;利用亚微米CMOS标准工艺曝光技术,制备出光刻胶图形;利用反应离子刻蚀技术中O2气体,对光刻胶的形貌进行修整,将光刻胶直径调整到50nm左右;再用等离子刻蚀的技术刻蚀金属薄膜和相变材料的复合结构形成柱状结构;清洗光刻胶,即得纳米柱状电极形貌;沉积一层绝缘材料覆盖住上述结构,然后用化学机械抛光的方法抛平表面,停留在金属薄膜上;再沉积上电极材料,通过刻蚀的方法形成上电极图形,即得纳米级柱状相变存储器单元阵列。该方法不仅避免了直接使用100nm以下曝光技术的困难,降低了制造成本,更重要的是降低了相变存储器的操作电流和功耗。

Patent Agency Ranking