-
公开(公告)号:CN101789491B
公开(公告)日:2012-05-09
申请号:CN201010106878.5
申请日:2010-02-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00 , H01L21/822
Abstract: 本发明涉及相变存储单元结构,该结构包括一对共面的、分开的电极;以及所述共面的电极之间的相变材料层,该相变材料层两端分别与电极接触,形成接触部,所述相变材料层的中间部分的厚度大于接触部的厚度。采用本发明的相变存储器采用三维结构,外围电路全部埋置于相变存储阵列下面,使得外围电路面积不会影响整个芯片的面积,相变存储器阵列位于外围电路的上方,布满整个芯片,最大程度利用了芯片的面积,提高器件密度。器件结构采用横向结构,比起纵向结构,在实现同样的结构图形的情况下,简化工艺。器件中相变材料在电极处分布薄,在中心区域分布厚,可以保证电极和相变材料接触面积小的同时,进一步提高电流密度,降低功耗。
-
公开(公告)号:CN101866882B
公开(公告)日:2012-02-29
申请号:CN201010166065.5
申请日:2010-04-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明微电子技术领域,公开了可抑制选通二极管之间串扰电流的相变存储器的制备方法,其主要特征在于,在P型半导体衬底上形成重掺杂的N型半导体,在重掺杂的N型半导体上方形成一个本征半导体;对本征半导体有间隔的进行刻蚀形成多个位线方向隔离沟槽,将本征半导体分割形成多个选通二极管,并且刻蚀的位线方向隔离沟槽深入到重掺杂的N型半导体字线以内,在所述的沟槽内形成绝缘介质层;设置多个相变存储单元分别位于P型半导体的上方,并且分别与多个位线相连。本发明还揭露了一种可抑制选通二极管之间串扰电流的相变存储器,完全与CMOS工艺兼容,具有简单易操作,易实现的特点,用于高密度相变存储器,可降低成本,提高存储单元的可靠性。
-
公开(公告)号:CN101789491A
公开(公告)日:2010-07-28
申请号:CN201010106878.5
申请日:2010-02-08
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00 , H01L21/822
Abstract: 本发明涉及相变存储单元结构,该结构包括一对共面的、分开的电极;以及所述共面的电极之间的相变材料层,该相变材料层两端分别与电极接触,形成接触部,所述相变材料层的中间部分的厚度大于接触部的厚度。采用本发明的相变存储器采用三维结构,外围电路全部埋置于相变存储阵列下面,使得外围电路面积不会影响整个芯片的面积,相变存储器阵列位于外围电路的上方,布满整个芯片,最大程度利用了芯片的面积,提高器件密度。器件结构采用横向结构,比起纵向结构,在实现同样的结构图形的情况下,简化工艺。器件中相变材料在电极处分布薄,在中心区域分布厚,可以保证电极和相变材料接触面积小的同时,进一步提高电流密度,降低功耗。
-
公开(公告)号:CN101640251A
公开(公告)日:2010-02-03
申请号:CN200810200709.0
申请日:2008-09-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种相变存储器存储单元底电极结构的改进以及制作实施方法,所述的相变存储器存储单元包括顶电极1、顶电极的过渡层2,以及与顶电极的过渡层2和底电极6接触的相变材料层,其特征在于底电极上端呈探针式电极结构,探针式电极的针尖7深入相变材料层的内部。探针式电极的针尖呈等腰三角形。其制作实施方法为采用标准CMOS工艺制备绝缘介质中的钨底电极,然后采用湿法腐蚀绝缘介质层使钨底电极暴露,再用电化学腐蚀钨底电极使其形貌为探针状,得到探针式电极和等腰三角形针尖,使W电极的热量损失降低至19%。
-
公开(公告)号:CN101267017A
公开(公告)日:2008-09-17
申请号:CN200810034940.7
申请日:2008-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种管状相变存储器单元结构及制作方法,所述的相变存储器单元结构包括上电极、下电极以及存储部分。单元结构的基本特征是:相变材料分布在孔的侧壁,利用孔中相变材料的截面积小电阻大,在读写操作中通过自身发热完成相变,同时在环形相变材料的两端通过加相变材料保温层作为封盖形成管状,以提高读写操作中热量的利用效率,存储部分为一个上下用相变材料封盖的管状结构,里面填充金属、绝缘绝热材料或者高阻材料。本发明的存储器结构可以降低写操作电流、功耗小、热量利用率高、数据保持性能好,可以提高在芯片中器件的阻值一致性。
-
公开(公告)号:CN101267016A
公开(公告)日:2008-09-17
申请号:CN200810033601.7
申请日:2008-02-15
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种相变存储器单元器件结构的改进,其特征在于在圆形的下电极上方,通过一定厚度同心圆柱的介质层,实现加热相变材料的热能向下输运的有效控制,一方面很好地保护了构成PCRAM芯片下面的CMOS电路不受较大热能与载流子的冲击,另一方面在减小相变材料与底电极直接接触面积的同时也获得了很好的保温效果,同时,介质层与很小的相变区域可以把下电极封盖住,很容易实现reset过程,同时上电极与相变材料的界面也可用相同同形圆柱的设计方法,这样一来,上下结构与电极对称,使电场均匀,导致的热场均匀,有利于低电压、低功耗与高速存储的实现,且考虑与CMOS工艺的集成。
-
公开(公告)号:CN101661992B
公开(公告)日:2014-05-28
申请号:CN200810042218.8
申请日:2008-08-29
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种相变存储单元器件结构。其特点在于:1.相变存储单元下方有一个面积较小的加热电极和一个或多个面积较大的引流电极;2.可逆相变区域被严格控制在较小的电极周围;3.可逆相变区域外的相变材料处于结晶与稳定状态,呈现稳定和较高的电导率;4.整个相变存储单元的相变材料除电极外被高密度的SiO2等介质材料包覆。优势在于:减小相变存储单元的热扩散,提高加热效率,降低操作电流,减小功耗;防止原子扩散,保证相变材料成分稳定;提高可逆相变区域材料的成核生长速率,提高存储速度,提高其与小电极接触的有效性与可重复性;解决相变材料与顶层金属粘附性差的问题;简化工艺步骤,提高工艺的可集成性。
-
公开(公告)号:CN101826463B
公开(公告)日:2012-02-29
申请号:CN201010138167.6
申请日:2010-04-01
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/329 , H01L21/28 , H01L29/872 , H01L45/00
Abstract: 本发明提供的共用金属层的肖特基二极管和相变存储阵列的制造方法在制造形成肖特基二极管结构后,以肖特基二极管的金属层作为相变存储器的下电极,在其金属层上继续沉积不具有下电极的相变存储器结构,由此实现肖特基二极管和相变存储器的金属层共享,通过这种驱动二极管和相变存储器共用金属层的结构,可以有较少的工艺步骤制造了二极管和相变存储器阵列,有效节省了光刻次数,提高器件稳定性,通过采用特定的半导体,使得电极金属和半导体层之间形成稳定的肖特基接触。作为本发明的一部分,还包括采用前述方法所形成的肖特基二极管和相变存储器的共用金属层的结构。
-
公开(公告)号:CN101673755B
公开(公告)日:2011-11-16
申请号:CN200910196237.0
申请日:2009-09-23
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L29/861 , H01L29/06 , H01L21/82 , H01L21/329 , G11C11/56
Abstract: 本发明属于微电子技术领域,公开了一种使用复合结构二极管的相变存储器单元及制备方法。所述相变存储器单元由复合结构二极管与存储单元构成。其基本特征在于:使用了复合结构的二极管作为相变存储器的选通二极管,此二极管由四层不同特性的半导体材料组成,通过离子注入、固相外延或者化学气相沉积的方法制备。该方法制备的复合结构的二极管有产生的干扰电流小、驱动电流大的特点,同时本发明的结构适用于高密度的相变存储器,采用CMOS工艺,成本低。
-
公开(公告)号:CN101699562A
公开(公告)日:2010-04-28
申请号:CN200910199256.9
申请日:2009-11-23
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明公开了一种相变存储器的擦写方法,进行擦操作时,首先对器件中的相变材料施加一个脉高较低的脉冲,所述脉冲使相变材料恰好达到熔融温度,并在相变材料局部形成非晶区域;然后继续施加多个脉高较低的脉冲,在相变材料中累积非晶区域,直至器件从低阻态转到高阻态。本发明通过累积作用实现存储器的擦写操作,一方面低脉高产生的低热量有利于材料稳定性,另一方面低脉高能够保证相变存储器在要求低编程电流(电压)环境下的应用,在不改变相变存储器器件结构的情况下,降低了器件功耗,大大节省了优化器件结构的成本。
-
-
-
-
-
-
-
-
-