公开(公告)号：CN111244091B

公开(公告)日：2023-10-31

申请号：CN202010063437.5

申请日：2016-03-29

Applicant: 三星电子株式会社

Inventor： 金伦楷 ,  李珍旭 ,  郑钟基 ,  姜明一 ,  梁光容 ,  李宽钦 ,  李炳讚

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开提供制造半导体器件的方法。一种方法包括：在基板第一区域形成多个第一有源鳍和第一牺牲栅结构；在基板第二区域形成多个第二有源鳍和第二牺牲栅结构；在各第一牺牲栅结构侧壁上形成包括第一间隔物和第一牺牲间隔物的第一初级间隔物；第一初级间隔物作为蚀刻掩模蚀刻第一有源鳍上部以在第一牺牲栅结构两侧形成第一凹槽区域；去除第一牺牲间隔物；在第一凹槽区域中外延生长第一嵌入源/漏区；在各第二牺牲栅结构侧壁上形成包括第二和第三间隔物和第二牺牲间隔物的第二初级间隔物；第二初级间隔物作为蚀刻掩模蚀刻第二有源鳍上部以在第二牺牲栅结构两侧形成第二凹槽区域；去除第二牺牲间隔物；在第二凹槽区域中外延生长第二嵌入源/漏区。

公开(公告)号：CN110767654B

公开(公告)日：2023-10-13

申请号：CN201910370476.7

申请日：2019-05-06

Applicant: 三星电子株式会社

Inventor： 李昌衍 ,  李珍旭 ,  郭玟燦 ,  白桂铉 ,  朴洪培

IPC: H01L27/088

Abstract: 提供了一种集成电路装置，所述集成电路装置包括：基底；鳍型有源区，从基底突出；栅极线，与鳍型有源区交叉并覆盖鳍型有源区的顶表面和侧壁；栅极绝缘盖层，覆盖栅极线；源区/漏区，在鳍型有源区上位于栅极线的侧面处；第一导电塞，连接到源区/漏区；硬掩模层，覆盖第一导电塞中；以及第二导电塞，位于第一导电塞之间，第二导电塞通过穿过栅极绝缘盖层连接到栅极线，并且具有比每个第一导电塞的顶表面高的顶表面，其中，硬掩模层从第一导电塞朝向第二导电塞突出，使得硬掩模层的一部分从第一导电塞的边缘悬突。

公开(公告)号：CN111223834B

公开(公告)日：2023-09-19

申请号：CN201910800057.2

申请日：2019-08-28

Applicant: 三星电子株式会社

Inventor： 郭大荣 ,  金志睿 ,  千正焕 ,  郭玟灿 ,  卢东贤 ,  李珍旭 ,  玄尚镇

IPC: H01L23/498 ,  H01L23/538 ,  H01L27/088

Abstract: 提供了集成电路装置。所述集成电路装置包括：鳍型有源区，从基底的顶表面突出，并在与基底的顶表面平行的第一方向上延伸；栅极结构，与鳍型有源区交叉，并在基底上沿与第一方向垂直的第二方向延伸；源区/漏区，在鳍型有源区中位于栅极结构的第一侧上；第一接触结构，位于源区/漏区上；以及接触盖层，位于第一接触结构上。第一接触结构的顶表面在第一方向上具有第一宽度，接触盖层的底表面在第一方向上具有比上述第一宽度大的第二宽度，并且接触盖层包括从第一接触结构的侧壁向外延伸的突出部分。