晶片到晶片接合结构
    22.
    发明授权

    公开(公告)号:CN107492538B

    公开(公告)日:2022-12-06

    申请号:CN201710431549.X

    申请日:2017-06-09

    Abstract: 本发明公开了一种晶片到晶片接合结构,该晶片到晶片接合结构包括:第一晶片,包括在第一绝缘层中的第一导电焊垫和围绕第一导电焊垫的下表面和侧表面的第一阻挡层;第二晶片,包括在第二绝缘层中的第二导电焊垫和围绕第二导电焊垫的下表面和侧表面的第二阻挡层,第二晶片在反转之后接合到第一晶片使得第二绝缘层接合到第一绝缘层并且第二导电焊垫的上表面的至少一部分部分地或完全地接合到第一导电焊垫的上表面的至少一部分;以及第三阻挡层,在第一晶片和第二晶片之间的在该处第一导电焊垫和第二导电焊垫未彼此接合的部分中。

    制造基板结构的方法
    23.
    发明公开

    公开(公告)号:CN108389793A

    公开(公告)日:2018-08-10

    申请号:CN201810093986.X

    申请日:2018-01-31

    Abstract: 一种制造基板结构的方法包括:提供在第一表面上包括第一器件区域的第一基板;提供在第二表面上包括第二器件区域的第二基板,使得第一器件区域的宽度大于第二器件区域的宽度;以及接合第一基板和第二基板,使得第一器件区域和第二器件区域彼此面对并且彼此电连接。

    制作衬底结构的方法
    24.
    发明公开

    公开(公告)号:CN108074797A

    公开(公告)日:2018-05-25

    申请号:CN201711107811.1

    申请日:2017-11-10

    Abstract: 本发明提供一种通过使用晶片级工艺对衬底的斜面区进行修整而能够提高工艺再现性及工艺稳定性的制作衬底结构的方法。所述方法包括:提供第一衬底,所述第一衬底包括彼此相对的第一表面与第二表面、以及形成在所述第一表面的第一装置区;提供第二衬底,所述第二衬底包括彼此相对的第三表面与第四表面、以及位于所述第三表面的第二装置区;对所述第一衬底与所述第二衬底进行结合,以对所述第一装置区与所述第二装置区进行电连接;以及形成经修整的衬底。所述形成所述经修整的衬底包括蚀刻被结合到所述第一衬底的所述第二衬底的边缘区。

    制作衬底结构的方法
    26.
    发明授权

    公开(公告)号:CN108074797B

    公开(公告)日:2023-10-17

    申请号:CN201711107811.1

    申请日:2017-11-10

    Abstract: 本发明提供一种通过使用晶片级工艺对衬底的斜面区进行修整而能够提高工艺再现性及工艺稳定性的制作衬底结构的方法。所述方法包括:提供第一衬底,所述第一衬底包括彼此相对的第一表面与第二表面、以及形成在所述第一表面的第一装置区;提供第二衬底,所述第二衬底包括彼此相对的第三表面与第四表面、以及位于所述第三表面的第二装置区;对所述第一衬底与所述第二衬底进行结合,以对所述第一装置区与所述第二装置区进行电连接;以及形成经修整的衬底。所述形成所述经修整的衬底包括蚀刻被结合到所述第一衬底的所述第二衬底的边缘区。

    半导体封装
    27.
    发明公开
    半导体封装 审中-实审

    公开(公告)号:CN115568227A

    公开(公告)日:2023-01-03

    申请号:CN202210785277.4

    申请日:2022-06-29

    Abstract: 一种半导体封装,包括:第一结构,包括第一绝缘层和穿透所述第一绝缘层的第一接合焊盘;以及第二结构,在所述第一结构上,所述第二结构包括:第二绝缘层,被接合到所述第一绝缘层;接合焊盘结构,穿透所述第二绝缘层,被接合到所述第一接合焊盘;以及测试焊盘结构,穿透所述第二绝缘层,所述测试焊盘结构包括:测试焊盘,在穿透所述第二绝缘层的开口中,并且所述测试焊盘具有带有平坦表面的突出部;以及接合层,填充所述开口并且覆盖所述测试焊盘和所述平坦表面,所述测试焊盘的所述突出部从与所述接合层接触的表面延伸,所述突出部的所述平坦表面在所述开口之中并且与所述接合层和所述第一绝缘层之间的界面间隔开。

    图像传感器
    28.
    发明公开
    图像传感器 审中-实审

    公开(公告)号:CN114649352A

    公开(公告)日:2022-06-21

    申请号:CN202111366247.1

    申请日:2021-11-18

    Abstract: 提供了一种图像传感器。该图像传感器包括传感器芯片以及传感器芯片上的逻辑芯片。传感器芯片包括第一基底、上接合层和第一布线层,逻辑芯片包括第二基底、下接合层和第二布线层。上接合层与下接合层彼此接触,其中,上接合层包括上介电层、上导电垫、上屏蔽结构及上布线线,并且下接合层包括下介电层、下导电垫、下屏蔽结构以及下布线线。上布线线、上导电垫和上屏蔽结构连接成一个主体,下布线线、下导电垫和下屏蔽结构连接成一个主体,上导电垫和下导电垫彼此叠置并接触,并且上布线线和下布线线彼此叠置并接触。

    半导体器件
    29.
    发明公开

    公开(公告)号:CN113745184A

    公开(公告)日:2021-12-03

    申请号:CN202110591093.X

    申请日:2021-05-28

    Abstract: 本发明提供一种半导体器件,该半导体器件包括:衬底,具有其上设置有有源区的第一表面和与第一表面相反的第二表面;掩埋导线,在一个方向上延伸并具有被掩埋在有源区中的部分;覆盖掩埋导线的绝缘部分;设置在绝缘部分上并连接到掩埋导线的接触结构;从第二表面延伸到绝缘部分并暴露掩埋导线的掩埋部分的贯穿孔;设置在掩埋导线的侧表面上并暴露掩埋部分的底表面和与底表面相邻的侧表面的绝缘隔离膜;接触掩埋导线的底表面和相邻的侧表面的贯穿通路;围绕贯穿通路的绝缘衬层。

Patent Agency Ranking