-
公开(公告)号：CN104103687A
公开(公告)日：2014-10-15
申请号：CN201410136127.6
申请日：2014-04-04
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供了半导体器件以及制造该半导体器件的方法。该半导体器件包括：鳍，在基板上；栅电极，在基板上交叉鳍；源/漏极，形成在栅电极的两侧的至少一个上，并包括第一膜和第二膜；以及应力膜，布置在基板上的隔离膜与源/漏极之间，并形成在鳍的侧表面上。
-
公开(公告)号：CN110299358B
公开(公告)日：2024-02-06
申请号：CN201910068503.5
申请日：2019-01-24
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78 , H01L21/8234
Abstract: 一种半导体器件和制造半导体器件的方法，该器件包括：从衬底突出的有源图案；多个栅极结构，每个栅极结构包括栅电极并交叉有源图案；以及在所述多个栅极结构之间的源极/漏极区域，其中源极/漏极区域包括与有源图案中的凹陷区域的底表面接触的高浓度掺杂层、与高浓度掺杂层的上表面和凹陷区域的侧壁接触的第一外延层、以及在第一外延层上的第二外延层，并且高浓度掺杂层具有与凹陷区域的底表面接触的第一区域以及与凹陷区域的侧壁接触的第二区域，第一区域比第二区域宽。
-
公开(公告)号：CN115528111A
公开(公告)日：2022-12-27
申请号：CN202210253468.6
申请日：2022-03-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L23/48 , H01L23/522 , H01L23/528 , H01L29/08
Abstract: 公开了半导体装置，所述半导体装置包括：有源图案，位于基底上；源极/漏极图案，位于有源图案上；沟道图案，位于有源图案上，连接到源极/漏极图案，并且包括堆叠的半导体图案；栅电极，在第一方向上延伸并与沟道图案叠置；以及栅极绝缘层，位于栅电极与沟道图案之间。源极/漏极图案包括第一半导体层和第二半导体层，第一半导体层包括中心部分和边缘部分，中心部分包括与栅极绝缘层接触的第二外侧表面，边缘部分与中心部分的一侧相邻并且包括与栅极绝缘层接触的第一外侧表面。与第一外侧表面相比，第二外侧表面进一步朝向第二半导体层凹陷。
-
公开(公告)号：CN114678355A
公开(公告)日：2022-06-28
申请号：CN202111391234.X
申请日：2021-11-23
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 公开了半导体装置。所述半导体装置包括：有源区，在第一方向上延伸；多个沟道层，在有源区上；栅极结构，在第二方向上延伸；以及源区/漏区，设置在有源区上，并且连接到多个沟道层中的每个，其中，源区/漏区包括：第一外延层，具有下端部分和沿着多个沟道层的侧表面连续延伸的侧壁部分，并且第一外延层掺杂有第一杂质；以及第二外延层，在第一外延层上，具有与第一外延层的成分不同的成分，并且掺杂有第二杂质，其中，第一杂质在第一外延层的成分中的扩散率低于第二杂质在第一外延层的成分中将具有的扩散率。
-
公开(公告)号：CN111952371A
公开(公告)日：2020-11-17
申请号：CN202010200281.0
申请日：2020-03-20
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/417 , H01L29/423 , H01L29/06
Abstract: 提供了一种半导体器件，所述半导体器件包括：位于衬底上的有源图案，所述有源图案包括凹槽，所述凹槽具有“V”形；位于所述凹槽上的生长阻止图案；位于所述有源图案的在所述凹槽的相对侧的部分上的栅极结构；在垂直于所述衬底的上表面的竖直方向上彼此间隔开的沟道，每个所述沟道延伸穿过所述栅极结构之一；以及位于所述生长阻止图案上的源/漏层，所述源/漏层接触所述沟道。
-
Patent Agency Ranking
公开(公告)号：CN111415991A
公开(公告)日：2020-07-14
申请号：CN202010016458.1
申请日：2020-01-07
Applicant: 三星电子株式会社
Abstract: 一种半导体器件包括：衬底上沿第一方向延伸的有源区；衬底上与有源区相交并沿第二方向延伸的栅结构；以及在栅结构的至少一侧的有源区上的源/漏区，其中源/漏区包括：在第一方向上彼此间隔开的多个第一外延层，该多个第一外延层包括第一导电类型的第一杂质；以及填充该多个第一外延层之间的空间的第二外延层，第二外延层包括第一导电类型的第二杂质。
-
公开(公告)号：CN111415990A
公开(公告)日：2020-07-14
申请号：CN202010014972.1
申请日：2020-01-07
Applicant: 三星电子株式会社
Abstract: 半导体器件包括：有源区，其在衬底上在第一方向上延伸；沟道层，其位于有源区上并竖直地间隔开；栅极结构，其与有源区和沟道层交叉，栅极结构在第二方向上延伸并围绕沟道层；以及源/漏区，其位于栅极结构的一侧的有源区上，源/漏区接触沟道层，源/漏区包括第一外延层和第二外延层，第一外延层具有第一成分并包括第一层和第二层，所述第一层位于沟道层的侧表面上，所述第二层位于源/漏区的下端的有源区上，第二外延层具有与第一成分不同的第二成分，第二外延层在第一方向上位于第一外延层之间，并在第三方向上竖直地位于第一外延层之间。
-
公开(公告)号：CN110299358A
公开(公告)日：2019-10-01
申请号：CN201910068503.5
申请日：2019-01-24
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78 , H01L21/8234
Abstract: 一种半导体器件和制造半导体器件的方法，该器件包括：从衬底突出的有源图案；多个栅极结构，每个栅极结构包括栅电极并交叉有源图案；以及在所述多个栅极结构之间的源极/漏极区域，其中源极/漏极区域包括与有源图案中的凹陷区域的底表面接触的高浓度掺杂层、与高浓度掺杂层的上表面和凹陷区域的侧壁接触的第一外延层、以及在第一外延层上的第二外延层，并且高浓度掺杂层具有与凹陷区域的底表面接触的第一区域以及与凹陷区域的侧壁接触的第二区域，第一区域比第二区域宽。
-
公开(公告)号：CN110010689A
公开(公告)日：2019-07-12
申请号：CN201910193855.3
申请日：2014-08-01
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/12 , H01L21/8234 , H01L21/336
Abstract: 本发明公开了一种半导体器件及其制造方法，所述半导体器件可包括：并列形成在衬底上的第一鳍部和第二鳍部；第一抬升式掺杂区，其形成在第一鳍部上，并具有第一掺杂浓度的杂质；第二抬升式掺杂区，其形成在第二鳍部上；以及第一桥，其将第一抬升式掺杂区和第二抬升式掺杂区彼此连接。本发明还公开了制造这种半导体器件的方法。
-
公开(公告)号：CN102856383A
公开(公告)日：2013-01-02
申请号：CN201210226910.2
申请日：2012-06-29
Applicant: 三星电子株式会社
CPC classification number: H01L29/7848 , H01L21/823807 , H01L21/823814 , H01L29/1608 , H01L29/165 , H01L29/66545 , H01L29/66621 , H01L29/66651 , H01L29/78
Abstract: 本发明提供一种半导体器件，该半导体器件包括基板和在该基板上且彼此间隔开的第一应力生成外延区域和第二应力生成外延区域。沟道区域在该基板上且位于第一应力生成外延区域和第二应力生成外延区域之间。栅极电极位于沟道区域上。沟道区域是外延层，且第一应力生成外延区域和第二应力生成外延区域向沟道区域施加应力。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.03 seconds)
