公开(公告)号：CN111833929A

公开(公告)日：2020-10-27

申请号：CN201911372381.5

申请日：2019-12-27

Applicant: 三星电子株式会社

Inventor： 郑凤吉

IPC: G11C8/10 ,  G11C7/10 ,  G11C7/22 ,  G06F12/02

Abstract: 提供了非易失性存储器装置、存储装置和存储器控制器操作方法。所述非易失性存储器装置包括：接收并且解码第一命令和第二命令的命令解码器；在解码第一命令的命令解码器的控制下生成第一控制信息的第一控制电路；在解码第二命令的命令解码器的控制下生成第二控制信息的第二控制电路；包括基于第一控制信息操作的第一存储器单元的第一存储体；以及包括基于第二控制信息操作的第二存储器单元的第二存储体。响应于第一命令从第一存储体输出数据的第一时间不同于响应于第二命令从第二存储体输出数据的第二时间。

公开(公告)号：CN110895950A

公开(公告)日：2020-03-20

申请号：CN201910841638.0

申请日：2019-09-06

Applicant: 三星电子株式会社

Inventor： 郑凤吉

IPC: G11C7/22 ,  G11C7/10 ,  G11C8/18

Abstract: 本公开提供一种存储器芯片和一种存储装置。所述存储装置包括第一存储器芯片，第一存储器芯片包括：第一输入焊盘，其配置为接收第一输入信号；第一初始化电路，其配置为产生第一初始化信号；第一输入延迟电路，其配置为将所述第一输入信号延迟第一延迟时间以产生第一输出信号；第一输出焊盘，其配置为接收所述第一输出信号并输出所述第一输出信号；第一时钟延迟电路，其配置为将所述第一初始化信号延迟第二延迟时间以产生第一时钟信号；第二时钟延迟电路，其配置为将所述第一时钟信号延迟第三延迟时间以产生第二时钟信号；第一锁存器，其配置为基于所述第一时钟信号存储所述第一输入信号；以及第二锁存器，其配置为基于所述第二时钟信号存储所述第一输入信号。