-
公开(公告)号：CN101089939A
公开(公告)日：2007-12-19
申请号：CN200710108992.X
申请日：2007-06-11
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种栅极驱动电路和具有该栅极驱动电路的显示装置，该栅极驱动电路包括在一帧内的第一时间段内分别将当前栅极信号和当前负载信号上拉至第一时钟的上拉部分和负载部分。下拉部分接收下一栅极信号，以将当前栅极信号放电至电源电压。上拉驱动部分连接到负载部分和上拉部分的控制端(Q节点)，以导通和截止负载部分和上拉部分。在一帧内的第二时间段内，浮置防止部分响应第一时钟来防止负载部分的输出端浮置。
-
公开(公告)号：CN1941063A
公开(公告)日：2007-04-04
申请号：CN200610152594.3
申请日：2006-09-27
Applicant: 三星电子株式会社
CPC classification number: G09G3/3677 , G09G2300/0439 , G09G2310/0281 , G09G2310/0286 , G11C19/184
Abstract: 本发明公开了一种移位寄存器，其包括多个级，彼此连接以顺序生成输出信号。每一个级均具有多个输出端，并且每一个输出端均连接到至少两条栅极线并将第一输出电压交替输出到至少两条栅极线，以导通薄膜晶体管。
-
公开(公告)号：CN101499252B
公开(公告)日：2012-12-19
申请号：CN200910000185.5
申请日：2009-01-15
Applicant: 三星电子株式会社
CPC classification number: G09G3/3677 , G11C19/184 , H03K17/165
Abstract: 栅极驱动电路包括级联的多个级，每一级都包括上拉部、进位部、上拉驱动部、保持部和反相器。上拉部将栅极电压上拉至输入时钟。进位部将进位电压上拉至输入时钟。上拉驱动部连接至进位部和上拉部所共用的控制端子(“Q节点”)，并接收来自前一级的前一进位电压以使上拉部和进位部导通。保持部将栅极电压保持在截止电压，以及反相器基于反相器时钟来控制使保持部导通或截止。反相器时钟在给定的水平扫描周期(“IH”)内的高电平在时间上领先于输入时钟的高电平预定时间间隔。
-
公开(公告)号：CN101494032B
公开(公告)日：2012-10-03
申请号：CN200810171071.2
申请日：2008-11-06
Applicant: 三星电子株式会社
CPC classification number: G09G3/3677
Abstract: 一种栅极驱动电路，其包含保持级联的各级，和每一级包含：上拉部分，其在水平扫描周期(1H)期间将栅极电压上拉到时钟信号；传送部分，其在水平扫描周期(1H)期间将传送电压上拉到时钟信号；上拉驱动部分，其连接到对于传送部分和传送部分公用的控制端(Q节点)，并从第一在前级接收在前的传送电压，以导通上拉部分和传送部分；和纹波防止部分，其根据在传送部分和上拉部分的Q节点生成的纹波防止在第二在前级的在前Q节点生成纹波。
-
公开(公告)号：CN102237062A
公开(公告)日：2011-11-09
申请号：CN201010578608.4
申请日：2010-12-08
Applicant: 三星电子株式会社
IPC: G09G3/36
CPC classification number: G09G3/3677
Abstract: 本发明提供一种栅极驱动电路和具有栅极驱动电路的显示设备。所述栅极驱动电路包括接连地连接至彼此的多个级，并且所述多个级中的每级响应至少一个时钟信号，将栅极电压输出到多条栅极线中的相应的栅极线。所述多个级中的每级包括输出栅极电压的电压输出部件、驱动电压输出部件的输出驱动部件、将栅极线保持在截止电压的保持部件和布置在栅极线的第一端的放电部件，其中，放电部件响应于从电压输出部件输出的栅极电压，用于将栅极线放电至截止电压。
-
Patent Agency Ranking
公开(公告)号：CN101149500B
公开(公告)日：2011-07-27
申请号：CN200710153025.5
申请日：2007-09-18
Applicant: 三星电子株式会社
IPC: G02F1/133 , G02F1/1362 , G09G3/36
CPC classification number: G09G3/3659 , G09G3/2074 , G09G3/3677 , G09G2300/0408 , G09G2300/0426 , G09G2300/0443 , G09G2300/0447
Abstract: 本发明公开了一种显示装置，该显示装置具有像素，该像素包括连接于主栅极线和数据线的主像素以及连接于子栅极线和数据线的子像素。在时间段1H期间，主栅极驱动器向主栅极线输出主栅极脉冲。在时间段1H的第一部分期间，子栅极驱动器接收主栅极脉冲并向子栅极线输出子栅极脉冲。在时间段1H的第一部分期间，数据驱动器向数据线施加子像素电压，并在时间段1H的第二部分期间，向数据线施加主像素电压。
-
公开(公告)号：CN101414084A
公开(公告)日：2009-04-22
申请号：CN200810128521.X
申请日：2008-06-19
Applicant: 三星电子株式会社
IPC: G02F1/1362 , G09G3/36
CPC classification number: G09G3/3677 , G09G3/3648 , G09G2300/0447 , G09G2310/0286 , G11C19/184
Abstract: 在显示设备的栅极驱动器中，多个第一级中的每一个向第一栅极线传输具有第一栅极导通电压的第一栅极信号，而多个第二级中的每一个向第二栅极线传输具有第二栅极导通电压的第二栅极信号并输出与第二栅极信号对应的承载信号。每个第一级基于来自前一个第二级的承载信号的第三栅极导通电压输出第一栅极导通电压，而每个第二级基于来自前一个第二级的承载信号的第三栅极导通电压输出第二栅极导通电压。
-
公开(公告)号：CN101364392A
公开(公告)日：2009-02-11
申请号：CN200810130345.3
申请日：2008-07-11
Applicant: 三星电子株式会社
CPC classification number: G09G3/3677 , G09G2310/0286 , G11C19/184
Abstract: 本发明提供了一种栅极驱动电路和具有该栅极驱动电路的显示装置，上拉单元在一帧的第一时间段期间利用第一时钟信号来上拉当前的栅极信号。连接到上拉单元的上拉驱动器从前面的级中的一个级接收进位信号，以导通上拉单元。下拉单元从后面的级中的一个级接收栅极信号，将当前的栅极信号释放到截止电压电平，并截止上拉单元。保持器将当前的栅极信号保持在电压电平。逆变器响应第一时钟信号导通/截止保持器。波动防止器具有共接到上拉单元的输出端的源极和栅极以及连接到逆变器的输入端的漏极，并包括用于防止波动被施加到逆变器的波动防止二极管。
-
公开(公告)号：CN101149500A
公开(公告)日：2008-03-26
申请号：CN200710153025.5
申请日：2007-09-18
Applicant: 三星电子株式会社
IPC: G02F1/133 , G02F1/1362 , G09G3/36
CPC classification number: G09G3/3659 , G09G3/2074 , G09G3/3677 , G09G2300/0408 , G09G2300/0426 , G09G2300/0443 , G09G2300/0447
Abstract: 本发明公开了一种显示装置，该显示装置具有像素，该像素包括连接于主栅极线和数据线的主像素以及连接于子栅极线和数据线的子像素。在时间段1H期间，主栅极驱动器向主栅极线输出主栅极脉冲。在时间段1H的第一部分期间，子栅极驱动器接收主栅极脉冲并向子栅极线输出子栅极脉冲。在时间段1H的第一部分期间，数据驱动器向数据线施加子像素电压，并在时间段1H的第二部分期间，向数据线施加主像素电压。
-
公开(公告)号：CN101114005A
公开(公告)日：2008-01-30
申请号：CN200710139196.2
申请日：2007-07-27
Applicant: 三星电子株式会社
CPC classification number: G09G3/006 , G09G3/3614 , G09G3/3648
Abstract: 本发明涉及一种用于检测薄膜晶体管(TFT)基底的缺陷的模块和方法，该模块和方法可检测TFT基底的栅极线的断开，其中，TFT基底具有设置有其中栅极驱动器设置在栅极线的两侧的双结构(dual structure)的栅极驱动器。提供了一种用于检测TFT基底的缺陷的模块和方法，其中，通过分割栅极线的中心区域而将栅极线分为两部分，通过设置在栅极线的两侧的栅极驱动器向其中心部分被分割的栅极线提供栅极电源，向数据线提供负电压电平的信号，从而可检测栅极线的断开。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.022 seconds)
