公开(公告)号：CN115811885A

公开(公告)日：2023-03-17

申请号：CN202211113052.0

申请日：2022-09-14

Applicant: 三星电子株式会社

Inventor： 金志泳 ,  崔茂林 ,  崔峻荣 ,  成政泰 ,  尹尚希 ,  全祐用

IPC: H10B43/35 ,  H10B43/50 ,  H10B43/27 ,  H10B41/35 ,  H10B41/50 ,  H10B41/27

Abstract: 一种制造三维半导体存储器装置的方法包括在第一基板的第一表面上形成外围电路结构，在第二基板的第一表面上形成单元阵列结构，以及将单元阵列结构附接到外围电路结构，使得第一基板的第一表面和第二基板的第一表面彼此面对。单元阵列结构可以通过在第二基板上形成背侧通路和初步接触焊盘并形成半导体层来形成。孔可以形成为穿透半导体层并暴露初步接触焊盘，并且可以通过去除初步接触焊盘的上部而形成，从而形成与半导体层分离的接触焊盘。该方法可以进一步包括在半导体层上形成堆叠、在堆叠上形成绝缘层、以及形成穿透绝缘层并连接到接触焊盘的接触插塞。

公开(公告)号：CN112310095A

公开(公告)日：2021-02-02

申请号：CN202010673043.1

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 林根元 ,  孙仑焕 ,  崔峻荣

IPC: H01L27/11524 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582

Abstract: 公开了垂直存储器件和制造垂直存储器件的方法。该垂直存储器件包括：衬底，具有单元块区域、块分离区域和边界区域；多个堆叠结构，布置在单元块区域和边界区域中使得绝缘中间层图案与电极图案交替地堆叠在衬底上。堆叠结构通过块分离区域在第三方向上间隔开。多个沟道结构在单元块区域中在第一方向上穿过堆叠结构延伸到衬底，并连接到衬底。多个虚设沟道结构在边界区域中延伸穿过每个堆叠结构的上部部分，并连接到与衬底间隔开的虚设底部电极图案。因此，基本上防止了在衬底附近的桥接缺陷。