公开(公告)号：CN1548974A

公开(公告)日：2004-11-24

申请号：CN03136219.2

申请日：2003-05-16

Applicant: 中国科学院计算技术研究所

Inventor： 韩银和 ,  徐勇军 ,  李晓维

IPC: G01R31/28 ,  H01L21/66

Abstract: 本发明涉及超大规模集成电路测试通道压缩方法。包括步骤：(1)确定待测芯片可用输出引脚的数目。(2)根据寄存器的个数，组合不确定位修正电路的反馈电路。(3)根据(1)(2)生成压缩电路。(4)根据待测芯片的工作频率，选择合适的器件。(5)预留电路的连线及位置。其电路，由N个需压缩电路及带线性反馈的寄存器链控制电路和不确定位修正电路组成。应用基于线性反馈压缩原理对芯片的输出进行压缩，使得能够使用具有较少测试通道的测试设备对具有大量引脚得芯片进行测试，而且不仅实现了通道上的压缩，同时也能实现时间上的压缩，综合减少了对测试设备的要求。

公开(公告)号：CN1450627A

公开(公告)日：2003-10-22

申请号：CN03125126.9

申请日：2003-05-21

Applicant: 中国科学院计算技术研究所

Inventor： 徐勇军 ,  李晓维

IPC: H01L21/82 ,  G06F17/50

Abstract: 本发明涉及大规模集成电路，特别是涉及集成电路中具有并行结构的大规模数字电路最大功耗的快速估计方法。其步骤为：第一步电路RTL(寄存器传输级)网表的处理；第二步电路门级网表的处理；第三步确定第一步和第二步电路的对应关系，判断电路是否适合精简；第四步建立新的输入序列；第五步对输入向量序列进行最大功耗模拟。本发明可用于大规模集成电路的功耗估计，对电路设计提供重要的指导意义。