-
公开(公告)号：CN118018019A
公开(公告)日：2024-05-10
申请号：CN202410202172.0
申请日：2024-02-23
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于模拟集成电路技术，具体涉及一种基于箕舌线改进的流水线ADC数字校准方法，包括：PN序列注入模块、流水线ADC模块以及校准电路；PN序列注入模块用于生成PN序列，将PN序列输入到流水线ADC模块；流水线ADC模块由多个ADC子模块以及一个闪存式ADC构成，各个ADC子模块串联后并与闪存式ADC串联，根据PN序列各个ADC子模块生成对应的模拟信号；将所有的模拟信号输入到校准电路中，得到最终的数字信号；本发明采样箕舌线自适应算法，箕舌线函数的最陡梯度上升算法能够以更快的收敛速度达到无箕舌线算法伪随机注入校准的收敛效果。
-
公开(公告)号：CN116405613A
公开(公告)日：2023-07-07
申请号：CN202310146949.1
申请日：2023-02-22
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于FPGA技术领域，具体涉及一种基于ZYNQ的光电混合计算控制系统，包括：上位机、PS端和PL端；所述上位机与所述PS端通过以太网连接，用于对mnist图像数据的预处理并导入以及对PL端处理后的图像数据统计与判断；所述PS端通过DMA接口与PL端连接，用于将预处理后的mnist图像数据下发至PL端和将PL端处理后的数据回收至PS端再回传到上位机；所述PL端用于将PS端下发的mnist图像数据与DAC位宽匹配以及将处理后的图像数据与ADC位宽匹配并还原为mnist数据。本发明设计的光电混合计算系统为光电混合计算提供了一种有效而快速的传输架构，保证了系统的功耗均衡、灵活可靠、结构简洁。
-
公开(公告)号：CN119921769A
公开(公告)日：2025-05-02
申请号：CN202411981217.5
申请日：2024-12-31
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于模数转换器技术领域，具体涉及一种Pipeline SAR ADC后台数字校准方法，包括：在第一级子ADC采样阶段，采用第一级电容阵列的电容下级板对模拟输入信号进行采样；采样结束后第一级SAR ADC进行SAR转换；SAR转化后获取相应的残差电压和伪随机PN序列；将残差电压加上产生的伪随机PN序列输入放大器中，得到放大器的输出，并作为第二级的输入信号进行采样，以此类推，每个子ADC都会产生数字码；将所有子ADC输出的数字码输入数字校准模块进行数字校准，最终得到输出结果。本发明与传统的数字校准技术相比，增加了对非线性误差的校准，以及加快了收敛速度，增加了校准的精度，提升了ADC的性能。
-
公开(公告)号：CN119891973A
公开(公告)日：2025-04-25
申请号：CN202411935635.0
申请日：2024-12-26
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于集成电路技术领域，具体涉及一种应用于流水线逐次逼近型ADC的开环残差放大器电路；包括：差分输入电路、尾电流电路、第三PMOS管Mp3、第四PMOS管Mp4、第三NMOS管Mn3和第四NMOS管Mn4；第三PMOS管Mp3、第四PMOS管Mp4、第三NMOS管Mn3和第四NMOS管Mn4均与差分输入电路连接；尾电流电路与第三NMOS管Mn3、第四NMOS管Mn4连接；不需要设计很高的开环增益，不需要复杂的共模电压检测电路，电路结构简单，降低了电路设计难度，且本发明为动态电路，大大降低了电路功耗，适用于低功耗ADC设计；本发明为推挽式输入方式，大大提高了输入跨导，具有大带宽的特点，适用于高速ADC设计。
-
公开(公告)号：CN118174700A
公开(公告)日：2024-06-11
申请号：CN202410339453.0
申请日：2024-03-25
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于模拟集成电路技术领域，具体涉及一种适用于流水线型ADC的比较器，包括：开关电容电路、前置运放电路和锁存电路；其中，开关电容电路用于对参考电压信号进行采样并输出采样电压，开关电容电路受时钟信号S和时钟信号#imgabs0#控制；前置运放电路用于对采样电压的电压差进行放大，前置运放电路受时钟信号P和时钟信号Pb控制；锁存电路用于对前置运放电路的输出电压信号进行锁存和比较；锁存电路受时钟信号CK控制；本发明通过信号P控制前置运放电路，仅在输入信号输入且锁存器工作时为高，可以节省非常多的功耗；本发明的时钟P由时钟信号S和时钟信号CK通过与门得到，在降低输入失调电压的同时大大降低了比较器的整体功耗。
-
Patent Agency Ranking
公开(公告)号：CN118137989A
公开(公告)日：2024-06-04
申请号：CN202410312173.0
申请日：2024-03-19
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
IPC: H03F1/42 , H03G3/30 , H03K17/687 , H03M1/12
Abstract: 本发明涉及模拟集成电路技术领域，具体涉及一种应用于流水线ADC的高速高增益运算放大器电路，包括主运算放大器模块、辅助运放模块、共模反馈模块以及偏置模块，辅助运放模块包括N型辅助运放电路、P型辅助运放电路，共模反馈模块包括第一开关电容共模反馈电路和第二开关电容共模反馈电路，其中：主运算放大器模块为两级结构，第一级为套筒式共源共栅结构，采用增益自举技术，在共源共栅的P型MOS管间接入P型辅助运放、在共源共栅的N型MOS管间接入N型辅助运放，第二级为推挽结构并在第一级和第二级的输出端之间接入密勒电容和调零电阻；第一开关电容共模反馈电路、第二开关电容共模反馈电路分别为第一级、第二级提供共模反馈电压；偏置模块为主运算放大器模块、辅助运放模块、共模反馈模块提供偏置电压；本发明同时提升运放增益，有效提升运放输出的驱动能力。
-
公开(公告)号：CN114356580B
公开(公告)日：2024-05-28
申请号：CN202210029768.6
申请日：2022-01-12
Applicant: 重庆邮电大学
IPC: G06F9/50
Abstract: 本发明公开了一种基于共享资源访问的异构多核系统任务分配方法，包括，计算各任务在各处理器核上的最坏情况执行时间和实际执行时间；计算各任务的在各处理器上的能量密度和各任务的能量密度差值；依次选择能量密度差最大的未分配任务，将该任务分配给可选处理器核中与该任务资源相似度最大的处理器核。本发明还公开了基于共享资源访问的异构多核系统任务分配装置，本发明的技术方案中，按照各任务的能量密度差值从大到小选择任务分配的顺序，能有效降低异构多核系统处理器核的能耗。
-
公开(公告)号：CN118018020A
公开(公告)日：2024-05-10
申请号：CN202410204018.7
申请日：2024-02-23
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于模拟集成电路技术领域，具体涉及一种流水线ADC的DAC误差校准方法；包括获取流水线ADC在单个周期内的采样数据量，求取每一采样数据在流水线ADC中的输出码字集合；根据输出码字集合计算每一采样数据的第一级未放大余差，每一第一级未放大余差与其对应采样数据形成一组采样点数据；根据多组采样点数据构建MDAC传输曲线，并根据采样点数据对MDAC传输曲线进行子区间划分；计算每一个子区间的子区间偏移量，根据子区间偏移量对同周期内的模拟输入的数字输出进行补偿；本发明有效地提升了流水线ADC的性能。
-
公开(公告)号：CN115425976A
公开(公告)日：2022-12-02
申请号：CN202211140733.6
申请日：2022-09-20
Applicant: 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明涉及一种基于FPGA的ADC采样数据校准方法及系统，包括：获取ADC原始采样数据和ADC标准采样数据对神经网络进行训练得到神经网络的第一参数和第二参数；将第一参数和待校准的ADC采样数据输入FPGA的RAM存储器，根据第二参数在FPGA内搭建一个顶层模块；FPGA根据用户输入的控制信号读取待校准的ADC采样数据，并将待校准的ADC采样数据依次移位到寄存器，调用乘法器IP核将待校准的ADC采样数据与第一参数相乘得到第一ADC校准数据；将第一ADC校准数据输入顶层模块得到最终ADC校准数据，本发明结构简单运算速度快，系统处理效率高，数据吞吐率高，对ADC采样数据的校准效率好，具有可移植性。
-
公开(公告)号：CN114356580A
公开(公告)日：2022-04-15
申请号：CN202210029768.6
申请日：2022-01-12
Applicant: 重庆邮电大学
IPC: G06F9/50
Abstract: 本发明公开了一种基于共享资源访问的异构多核系统任务分配方法，包括，计算各任务在各处理器核上的最坏情况执行时间和实际执行时间；计算各任务的在各处理器上的能量密度和各任务的能量密度差值；依次选择能量密度差最大的未分配任务，将该任务分配给可选处理器核中与该任务资源相似度最大的处理器核。本发明还公开了基于共享资源访问的异构多核系统任务分配装置，本发明的技术方案中，按照各任务的能量密度差值从大到小选择任务分配的顺序，能有效降低异构多核系统处理器核的能耗。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.031 seconds)
