-
公开(公告)号：CN104081337B
公开(公告)日：2017-11-07
申请号：CN201180076309.3
申请日：2011-12-23
Applicant: 英特尔公司
CPC classification number: G06F9/30036 , G06F9/30014 , G06F9/30101
Abstract: 描述了用于响应于单个向量打包横向求和指令在计算机处理器中执行打包数据元素的向量打包横向部分求和的系统、装置和方法的诸个实施例，该单个向量打包横向求和指令包括目的地向量寄存器操作数、源向量寄存器操作数以及操作码。
-
公开(公告)号：CN107193537A
公开(公告)日：2017-09-22
申请号：CN201710399789.6
申请日：2011-12-23
Applicant: 英特尔公司
IPC: G06F9/30
Abstract: 本申请公开了经改进的插入指令的装置和方法。描述了一种装置，该装置具有指令执行逻辑电路，该指令执行逻辑电路用于执行第一、第二、第三和第四指令。第一指令和第二指令二者将第一组输入向量元素插入相应的第一和第二结果向量的多个第一不重叠部分中的一个部分中。第一组具有第一位宽。多个第一不重叠部分中的每个部分具有与第一组相同的位宽。第三指令和第四指令二者将第二组输入向量元素插入相应的第三和第四结果向量的多个第二不重叠部分中的一个部分中。第二组具有比所述第一位宽大的第二位宽。多个第二不重叠部分中的每个部分具有与第二组相同的位宽。该装置还包括掩码层电路，该掩码层电路用于在第一结果向量粒度下对第一和第三指令进行掩码操作，并在第二结果向量粒度下对第二和第四指令进行掩码操作。
-
公开(公告)号：CN104011645A
公开(公告)日：2014-08-27
申请号：CN201180075711.X
申请日：2011-12-22
Applicant: 英特尔公司
Inventor： S·阿布拉罕 , E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , Z·斯波伯 , A·格雷德斯廷
CPC classification number: G06F9/3001 , G06F9/30032 , G06F9/30036 , G06F9/30163 , G06F9/30167 , G06F9/3455
Abstract: 一方面的方法包括接收指令。该指令指示整数跨度，指示整数偏移量，并指示目的地存储位置。响应于该指令，结果被存储在目的地存储位置中。该结果包括按照数值顺序的至少四个整数的序列，其中所述至少四个整数中的最小整数从零相差整数偏移量，且在连续位置中的序列的全部整数相差整数跨度。公开了其它方法、装置、系统和指令。
-
公开(公告)号：CN118550586A
公开(公告)日：2024-08-27
申请号：CN202410698165.4
申请日：2019-10-09
Applicant: 英特尔公司
Abstract: 所公开实施例涉及用于执行16位浮点向量点积指令的系统和方法。在一个示例中，处理器包括：取出电路，用于取出指令，该指令具有用于指定操作码以及第一源向量、第二源向量和目的地向量的位置的字段，该操作码用于指示执行电路用于将所指定的第一源和第二源的N对16位浮点格式化元素相乘，并且将所得的乘积与所指定的目的地的对应的单精度元素的先前内容累加；解码电路，用于对所取出的指令解码；以及执行电路，用于如该操作码所指定地对经解码的指令作出响应。
-
公开(公告)号：CN116097212A
公开(公告)日：2023-05-09
申请号：CN202180052812.9
申请日：2021-08-26
Applicant: 英特尔公司
IPC: G06F9/30
Abstract: 描述涉及16比特浮点矩阵点积指令的系统、方法和装置。在一个实施例中，处理器包括：取得电路，取得单个指令，具有指定操作码以及具有单精度元素的M×N的目的地矩阵、M×K的第一源矩阵和K×N的第二源矩阵的位置的字段，源矩阵具有各自包括一对半精度浮点值的元素，操作码指示执行电路：对于第一源矩阵的每个元素和第二源矩阵的对应元素，使半精度浮点值转换为单精度值，使来自对中的第一值的经转换的单精度值一起相乘生成第一结果，使来自对中的第二值的经转换的单精度值一起相乘生成第二结果，以及使第一结果和第二结果与目的地矩阵的对应元素的先前内容累加；解码电路，对取得的指令解码；以及执行电路，如操作码指定地响应经解码的指令。
-
Patent Agency Ranking
公开(公告)号：CN115904492A
公开(公告)日：2023-04-04
申请号：CN202210906480.2
申请日：2022-07-29
Applicant: 英特尔公司
Abstract: 本申请公开了BFLOAT16分类和操纵指令。描述了用于使用单个指令进行BF16分类或操纵的技术。示例性指令包括用于以下各项的字段：操作码、紧缩数据源操作对象的位置的标识、要执行的一个或多个分类检查的指示、以及紧缩数据目的地操作对象的标识，其中，操作码用于指示出执行电路要进行：针对紧缩数据源操作对象的每个数据元素位置、根据所指示的一个或多个分类检查来执行分类，以及将分类的结果存储在目的地操作对象的对应数据元素位置中。
-
公开(公告)号：CN105279016B
公开(公告)日：2019-06-28
申请号：CN201510350735.1
申请日：2015-06-23
Applicant: 英特尔公司
Abstract: 本申请公开了线程暂停处理器、方法、系统及指令。一个方面的处理器包括解码单元，用于对来自第一线程的线程暂停指令进行解码。该处理器的后端部与该解码单元耦合。该处理器的后端部用于：响应于该线程暂停指令，暂停对用于执行的第一线程的后续指令的处理。这些后续的指令按程序顺序在该线程暂停指令之后发生。该后端部还用于：响应于该线程暂停指令，保持处理器的后端部的至少多数排空该第一线程中除线程暂停指令之外的指令长达预定的时间段。上述多数可包括多个执行单元和指令队列单元。
-
公开(公告)号：CN104011645B
公开(公告)日：2018-06-26
申请号：CN201180075711.X
申请日：2011-12-22
Applicant: 英特尔公司
Inventor： S·阿布拉罕 , E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , Z·斯波伯 , A·格雷德斯廷
CPC classification number: G06F9/3001 , G06F9/30032 , G06F9/30036 , G06F9/30163 , G06F9/30167 , G06F9/3455
Abstract: 一方面的方法包括接收指令。该指令指示整数跨度，指示整数偏移量，并指示目的地存储位置。响应于该指令，结果被存储在目的地存储位置中。该结果包括按照数值顺序的至少四个整数的序列，其中所述至少四个整数中的最小整数从零相差整数偏移量，且在连续位置中的序列的全部整数相差整数跨度。公开了其它方法、装置、系统和指令。
-
公开(公告)号：CN104169867B
公开(公告)日：2018-04-13
申请号：CN201180076418.5
申请日：2011-12-23
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , R·凡伦天 , J·考博尔圣阿德里安 , B·L·托尔 , M·J·查尼 , Z·斯波伯 , A·格雷德斯廷
CPC classification number: G06F9/30036 , G06F9/30018 , G06F9/30032
Abstract: 描述了用于在计算机处理器中响应于单个向量打包的将掩码寄存器转换成向量寄存器的指令而执行将掩码寄存器转换成向量寄存器的系统、装置和方法的实施例，该单个向量打包的将掩码寄存器转换成向量寄存器的指令包括目的地向量寄存器操作数、源写掩码寄存器操作数以及操作码。
-
公开(公告)号：CN104823172B
公开(公告)日：2018-01-23
申请号：CN201380062678.6
申请日：2013-06-24
Applicant: 英特尔公司
CPC classification number: G06F9/30145 , G06F11/00 , G06F11/3471 , G06F11/36 , G06F13/4068 , G06F2201/865
Abstract: 一方面的方法包括为处理器的第一逻辑处理器生成实时指令跟踪(RTIT)分组。RTIT分组指出由第一逻辑处理器执行的软件的流。RTIT分组存储在对应于第一逻辑处理器的RTIT队列中。主要利用处理器的固件将RTIT分组从RTIT队列转移到存储器。也公开了其他方法、设备以及系统。
-
-
-
-
-
-
-
-
-
Search Results
99
records
(took 0.029 seconds)
