公开(公告)号：CN1828943A

公开(公告)日：2006-09-06

申请号：CN200610051457.0

申请日：2006-02-28

Applicant: 精工爱普生株式会社

Inventor： 加藤树理

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795 ,  H01L29/78681 ,  H01L29/78687

Abstract: 一种半导体装置，在使侧面露出地布图的第1半导体层(3)上，选择外延生长形成第2半导体层(5)，对第2半导体层(5)的表面进行热氧化，从而在第2半导体层(5)的表面形成栅极绝缘膜(6)后，介有第2半导体层(5)的侧壁地在绝缘层(2)上形成跨越第2半导体层(5)之上地配置的栅电极(7)，从而使第2半导体层(5)的侧壁具有沟道。一面抑制沟道区域的损伤，一面使半导体层的侧壁具有沟道。

公开(公告)号：CN1741284A

公开(公告)日：2006-03-01

申请号：CN200510089468.3

申请日：2005-08-15

Applicant: 精工爱普生株式会社

Inventor： 加藤树理

IPC: H01L29/786 ,  H01L29/40 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/402 ,  H01L29/78624 ,  H01L29/78648

Abstract: 提供一种半导体装置及半导体装置的制造方法，既能缓解场电极的配置制约，又能形成场电极。在半导体基板(101)上依次形成绝缘层(102)、半导体层(103)、绝缘层(104)和半导体层(105)，在半导体层(105)上配置栅电极(107)，同时通过在半导体层(105)上形成源极层(109a)和漏极层(109b)，在半导体层(105)上形成电场效应型晶体管，通过介由接触区域(C1)，将栅电极(107)与半导体(103)连接，在半导体层(105)的背面侧配置场电极。

公开(公告)号：CN100511709C

公开(公告)日：2009-07-08

申请号：CN200610154378.2

申请日：2006-09-26

Applicant: 精工爱普生株式会社

Inventor： 加藤树理

IPC: H01L29/78 ,  H01L29/51 ,  H01L27/04 ,  H01L21/336 ,  H01L21/822

Abstract: 在形成使半导体基板(31)露出的槽(36)后，除去分别配置在半导体层(33、35)下的半导体层(51、52)的一部分，形成使半导体层(33、35)的端部的上下面从半导体层(51、52)分别露出的空隙(60a、60b)，分别经由导体层(33、35)的侧壁，以迂回至半导体层(33、35)下面的方式将支承体(56)嵌入到槽(36、37)内，在半导体基板(31)和半导体层(33)之间形成空洞部(57a)，并在半导体层(33、35)之间形成空洞部(57b)之后，形成嵌入在空洞部(57a、57b)的嵌入绝缘层(39)。由此，能够使基于背栅电极的阈值控制性能提高，并且，可降低与源极/漏极层的寄生电容。

公开(公告)号：CN100477236C

公开(公告)日：2009-04-08

申请号：CN200610101477.4

申请日：2006-07-10

Applicant: 精工爱普生株式会社

Inventor： 加藤树理

IPC: H01L27/12 ,  H01L21/84

Abstract: 本发明提供一种半导体装置，其中分别隔着栅极绝缘膜(8a、9a)，在单晶半导体层(5a、6a)上形成以横跨元件分离绝缘层(7a)的方式配置的栅电极(10a)，在单晶半导体层(5a)形成以夹持栅电极(10a)的方式配置的P型源极层(11a)及P型漏极层(12a)，在单晶半导体层(6a)形成以夹持栅电极(10a)的方式配置的N型源极层(13a)及N型漏极层(14a)，形成贯通栅电极(10a)、元件分离绝缘层(7a)及绝缘层(4a)并与半导体层(3a)连接的嵌入电极(15a)。从而，不但抑制芯片尺寸的增大，还在配置于绝缘体上的导电型不同的场效应型晶体管下形成场电极。

公开(公告)号：CN100449785C

公开(公告)日：2009-01-07

申请号：CN200610051457.0

申请日：2006-02-28

Applicant: 精工爱普生株式会社

Inventor： 加藤树理

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795 ,  H01L29/78681 ,  H01L29/78687

Abstract: 一种半导体装置，在使侧面露出地布图的第1半导体层(3)上，选择外延生长形成第2半导体层(5)，对第2半导体层(5)的表面进行热氧化，从而在第2半导体层(5)的表面形成栅极绝缘膜(6)后，介有第2半导体层(5)的侧壁地在绝缘层(2)上形成跨越第2半导体层(5)之上地配置的栅电极(7)，从而使第2半导体层(5)的侧壁具有沟道。一面抑制沟道区域的损伤，一面使半导体层的侧壁具有沟道。

公开(公告)号：CN1941375A

公开(公告)日：2007-04-04

申请号：CN200610009564.7

申请日：2006-02-24

Applicant: 精工爱普生株式会社

Inventor： 加藤树理

IPC: H01L27/088 ,  H01L21/8232

CPC classification number: H01L29/785 ,  H01L21/823481 ,  H01L21/823828 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795

Abstract: 在半导体基板(11)上设置形成SOI结构的SOI形成区域(R1)及形成成块(bulk)结构的成块区域(R2)，在SOI形成区域(R1)中，将借助于绝缘层(13)以外延生长成膜的半导体层(14)形成在半导体基板(11)上，同时形成以露出半导体层(14)的侧壁而向半导体层(14)的侧壁延伸的方式配置的栅电极(17a)，在成块区域(R2)中，在半导体基板(11)上形成半导体层(15)，在半导体层(15)上配置栅电极(17b)。由此，不使用SOI基板而将SOI结构和成块(bulk)结构形成在同一个基板上，同时减少SOI晶体管的布局面积。