公开(公告)号：CN1228784C

公开(公告)日：2005-11-23

申请号：CN02119173.5

申请日：2002-05-10

Applicant: 精工爱普生株式会社 ,  哈罗LSI设计及装置技术公司

Inventor： 金井正博 ,  龟井辉彦

IPC: G11C16/02 ,  G11C16/10 ,  H01L21/8247

CPC classification number: G11C16/10 ,  G11C16/0475

Abstract: 提供可以对双存储单元适当地进行数据编程动作的非易失性半导体存储装置的编程方法。是对双存储单元(i)的存储元件108B进行数据编程的方法。将字线WL1设定为编程用字线选择电压(1V)，将控制门CG[i+1]设定为编程用控制门电压(5.5V)，将控制门CG[i]设定为过载电压(2.5V)，将位线BL[i+1]设定为编程用位线电压(5V)，将位线BL[i]与恒流源404连接。

公开(公告)号：CN1399343A

公开(公告)日：2003-02-26

申请号：CN02126535.6

申请日：2002-07-23

Applicant: 精工爱普生株式会社

Inventor： 金井正博

IPC: H01L27/112 ,  H01L21/8247

CPC classification number: G11C7/18 ,  G11C16/0475 ,  H01L27/115

Abstract: 非易失性半导体存储装置包括：将具有第1、第2MONOS存储单元的存储单元多个排列构成存储单元阵列。设置分别与多个存储单元的各群连接的沿第1方向延伸的多个比特线，在多个比特线的每一个两侧设置与第2方向上相邻2个存储单元连接的第1控制门和第2控制门。设置在多个比特线的每一个两侧上的第1和第2控制门具有端部之间分别连接的2个连接部。比特线在一方端部具有凸出部。凸出部，具有比存储单元的各群所设置的区域中的比特线的宽度要宽的幅度区域。

公开(公告)号：CN1391231A

公开(公告)日：2003-01-15

申请号：CN02119173.5

申请日：2002-05-10

Applicant: 精工爱普生株式会社 ,  哈罗LSI设计及装置技术公司

Inventor： 金井正博 ,  龟井辉彦

IPC: G11C16/02 ,  G11C16/10 ,  H01L21/8247

CPC classification number: G11C16/10 ,  G11C16/0475

Abstract: 提供可以对双存储单元适当地进行数据编程动作的非易失性半导体存储装置的编程方法。是对双存储单元(i)的存储元件108B进行数据编程的方法。将字线WL1设定为编程用字线选择电压(1V)，将控制门CG[i+1]设定为编程用控制门电压(5.5V)，将控制门CG[i]设定为过载电压(2.5V)，将位线BL[i+1]设定为编程用位线电压(5V)，将位线BL[i]与恒流源404连接。

公开(公告)号：CN1210804C

公开(公告)日：2005-07-13

申请号：CN02122262.2

申请日：2002-06-04

Applicant: 精工爱普生株式会社

Inventor： 龟井辉彦 ,  金井正博

IPC: H01L27/10 ,  H01L27/15 ,  H01L21/8247

CPC classification number: G11C7/18 ,  G11C7/12 ,  G11C11/5671 ,  G11C16/0475

Abstract: 非易失性半导体存储装置，具有将多个双存储单元分别按行方向和列方向排列而成的存储单元阵列区，该双存储单元具有由1个字栅和2个控制栅来控制的第1、第2MONOS存储单元。存储单元阵列区，拥有按行方向分割且以列方向作为长方向的多个扇区。多个扇区各自具有按列方向分割的小型块。在由相邻的2个小型块隔开的两侧的局部驱动器区，分别配置第1～第4控制栅线驱动器。第1～第4控制栅驱动器，是将相对应的1个小型块内的第1、第2控制栅电位与其他小型块独立设定。

公开(公告)号：CN1181556C

公开(公告)日：2004-12-22

申请号：CN02126536.4

申请日：2002-07-23

Applicant: 精工爱普生株式会社

Inventor： 金井正博

IPC: H01L27/112 ,  H01L21/8247

CPC classification number: H01L27/115 ,  G11C16/0475 ,  G11C16/0491 ,  H01L29/7923

Abstract: 非易失性半导体存储装置包括将具有第1、第2MONOS存储单元的存储单元多行多列配置构成的存储单元阵列区域。控制门驱动部具有多个控制门驱动器。多个主比特线的每一个与多个子比特线的每一个的共同连接部位上设置多个选择开关元件。子比特线在一方的端部具有凸出部。凸出部在存储单元群所设置的区域中具有比子比特线的宽度更宽的区域。

公开(公告)号：CN1399280A

公开(公告)日：2003-02-26

申请号：CN02119054.2

申请日：2002-05-08

Applicant: 精工爱普生株式会社 ,  哈罗LSI设计及装置技术公司

Inventor： 金井正博 ,  龟井辉彦

IPC: G11C16/10 ,  H01L27/115

CPC classification number: G11C16/0458 ,  G11C16/0475 ,  G11C16/12

Abstract: 本发明的课题是在选择单元的编程时防止与其邻接的非选择单元中的干扰。本发明是对于双存储单元(i)的存储元件108B进行数据编程的方法。将字线WL1的电压设定为编程用字线选择电压(1V)，将控制栅[i+1]的电压设定为编程用控制栅电压(5.5V)，将控制栅CG[i]的电压设定为过载电压(2.5V)。将位线BL[i+1]的电压设定为编程用位线电压(5V)，将位线BL[i+2]的电压不设定为0V，而是设定为Vdd。