公开(公告)号：CN108321192B

公开(公告)日：2020-08-28

申请号：CN201810111441.7

申请日：2018-02-05

Applicant: 电子科技大学

Inventor： 张金平 ,  赵倩 ,  赵阳 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06

Abstract: 一种双向沟槽栅电荷存储型IGBT及其制作方法，属于功率半导体器件技术领域。通过减小传统双向沟槽栅电荷存储型IGBT结构中发射区沿基区顶层延伸的深度，并引入分裂沟槽栅结构，所述分裂沟槽栅结构包括栅电极及其周侧栅介质层和位于栅电极底部且通过栅介质层相连的分裂电极及其周侧分裂电极介质层，所述分裂电极与发射极金属等电位。本发明提出的器件结构在实现对称的正/反向导通与关断特性的同时提高了器件的综合性能，能够避免电荷存储层的掺杂浓度和厚度对器件耐压的限制的同时，改善了器件的短路安全工作区、温度特性、器件正向导通压降Vceon与关断损耗Eoff之间的折中关系、避免了器件开启动态过程中的电流、电压振荡和EMI问题，提高了器件的可靠性。

公开(公告)号：CN108735823B

公开(公告)日：2020-06-26

申请号：CN201810571838.4

申请日：2018-06-01

Applicant: 电子科技大学

Inventor： 张金平 ,  邹华 ,  罗君轶 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

Abstract: 一种二极管器件及其制作方法，属于功率半导体器件技术领域。器件的元胞结构包括金属阴极、N+衬底和N‑外延层，N‑外延层的顶层两侧具有沟槽结构，沟槽结构自下而上包括P型半导体区和异质半导体；N‑外延层的顶层还具有P型体区、N+源区和P+接触区；N+源区、P型体区及部分N‑外延层与异质半导体通过沟槽侧壁的介质层相接触，器件表面覆盖有金属阳极。异质半导体、介质层、源区、体区和外延层形成超势垒结构。本发明能够解决现目前PIN二极管器件所存在的正向开启电压大、反向恢复能力差等问题；并且在不影响耐压的前提下有更低的漏电，更大的安全工作区，提高了器件的可靠性。

公开(公告)号：CN110459606A

公开(公告)日：2019-11-15

申请号：CN201910806851.8

申请日：2019-08-29

Applicant: 电子科技大学

Inventor： 张金平 ,  赵阳 ,  罗君轶 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/739 ,  H01L21/28 ,  H01L21/331

Abstract: 本发明属于功率半导体器件技术领域，涉及一种具有自偏置PMOS的横向沟槽型IGBT及其制备方法。本发明在LIGBT器件结构的基础上增加了载流子存储层和纵向的槽栅结构，起到载流子存储作用，增强电导调制效应和减小器件导通压降；用分离栅包裹栅极的侧面，减小密勒电容，降低关断时间，减小关断损耗，改善正向导通压降与关断损耗的折中；减少了器件的栅电荷，降低了驱动损耗；优化了电流下降速率(di/dt)与导通损耗(Eon)的折衷特性；在关断初期自偏置MOSFET开启，抽取漂移区的过剩载流子，降低关断时间，减少了关断损耗；槽栅底部的厚氧化层能够减少栅极拐角处电场，有效增加击穿电压，提高器件可靠性；薄的栅氧化层能够降低器件的阈值电压，并能提高闩锁电流密度。

公开(公告)号：CN110459597A

公开(公告)日：2019-11-15

申请号：CN201910811925.7

申请日：2019-08-30

Applicant: 电子科技大学

Inventor： 张金平 ,  罗君轶 ,  赵阳 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 一种沟槽型绝缘栅双极晶体管及其制备方法，属于功率半导体技术领域。本发明通过在沟槽型绝缘栅双极晶体管的第二导电类型浮空区引入第二导电类型沟道耗尽型MOSFET，并使IGBT的栅电极与MOSFET的栅电极短接，在IGBT导通且发生大注入时，且当IGBT的栅极电压超过MOSFET的阈值电压时，MOSFET关断，漂移区内的空穴无法通过浮空区流入其上部的发射极，增强了电导调制效应，降低了导通压降Vce；在IGBT关断时，栅压在下降到MOSFET的阈值电压后，MOSFET开启，漂移区内的空穴可以通过浮空区流入其上部的发射极，加快了空穴的抽取速度，使得关断损耗减小，改善了IGBT的Vce与Eoff的折中关系。此外，本发明还公开了一种沟槽型绝缘栅双极晶体管的制备方法，制作工艺简单可控，与现有工艺兼容性强。

公开(公告)号：CN107256884B

公开(公告)日：2019-11-01

申请号：CN201710433427.4

申请日：2017-06-09

Applicant: 电子科技大学

Inventor： 张金平 ,  邹华 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/06 ,  H01L29/36 ,  H01L21/329 ,  H01L29/868

Abstract: 本发明公开了一种碳化硅功率二极管器件及其制作方法，属于功率半导体技术领域。本发明通过在传统碳化硅器件表面漂移区形成沟槽结构，在沟槽底部形成与上述漂移区掺杂类型相反的高浓度掺杂区，并在沟槽内设置与上述漂移区掺杂类型相反的多晶硅层，使得多晶硅层与沟槽侧壁形成Si/SiC异质结，进而在器件内部集成了一个二极管。本发明通过上述技术手段，降低了器件正向导通压降，同时，由于器件的导电模式由碳化硅PIN二极管的双极导电转变为多子导电，进而改善了器件的反向恢复特性，提高了器件开关速度；并且仍具有PIN二极管反向漏电低，击穿电压高和器件温度稳定性能好的优点。此外，本发明提供的器件制备方法具有工艺简单，工艺步骤少，实现成本低的优点。

公开(公告)号：CN106098764B

公开(公告)日：2019-05-14

申请号：CN201610594975.0

申请日：2016-07-26

Applicant: 电子科技大学

Inventor： 张金平 ,  田丰境 ,  刘玮琪 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/739 ,  H01L21/331

Abstract: 本发明属于功率半导体集成电路领域，具体涉及横向逆导型绝缘栅双极型晶体管(Reverse Conducting‑LIGBT，RC‑LIGBT)及其制备方法，用于抑制传统RC‑LIGBT器件的负阻(snapback)现象，同时改善反向二极管特性，提高器件的稳定性和可靠性。本发明RC‑LIGBT器件通过在器件集电极端引入复合结构形成具有双通道的单向导电通路，在正向LIGBT工作模式下完全屏蔽了N型集电区对导通特性的影响，完全消除了负阻(snapback)现象，并具有与传统LIGBT相同的低导通压降，提高了器件的稳定性和可靠性；同时在反向二极管续流工作模式下在集电极端提供了两条续流通道，优化了其续流能力，具有小的导通压降。

公开(公告)号：CN106067481B

公开(公告)日：2019-05-14

申请号：CN201610592629.9

申请日：2016-07-26

Applicant: 电子科技大学

Inventor： 张金平 ,  熊景枝 ,  郭绪阳 ,  廖航 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/08 ,  H01L29/06

Abstract: 一种双通道RC‑IGBT器件及其制备方法。本发明属于功率半导体器件技术领域，具体提供逆导型绝缘栅双极型晶体管(RC‑IGBT)及其制备方法，用于获得更好的器件特性，提高RC‑IGBT的可靠性；本发明在传统RC‑IGBT器件结构的基础上，通过器件背面介质沟槽和肖特基接触等结构的引入，使RC‑IGBT器件在正向IGBT工作模式下完全消除了snapback现象，并具有与传统IGBT相同的导通压降；在反向二极管续流工作模式下具有小的导通压降；同时由于不需要增加背部P+集电区宽度可采用小的背面元胞宽度，解决了传统RC‑IGBT器件电流和温度均匀性的问题，大大提高了可靠性，且其制备工艺与传统RC‑IGBT器件工艺相兼容。

公开(公告)号：CN106129110B

公开(公告)日：2019-05-10

申请号：CN201610592667.4

申请日：2016-07-26

Applicant: 电子科技大学

Inventor： 张金平 ,  熊景枝 ,  底聪 ,  刘竞秀 ,  李泽宏 ,  任敏 ,  张波

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 一种双通道RC‑IGBT器件及其制备方法。本发明属于功率半导体器件技术领域，具体提供一种双通道逆导型绝缘栅双极型晶体管(RC‑IGBT)及其制备方法，用于优化传统RC‑IGBT的正向IGBT特性，同时改善反向二极管特性，提高器件的可靠性；本发明通过在器件背面形成具有双通道的单向导电通路，在正向IGBT工作模式下完全消除了snapback现象，并具有与传统IGBT相同的导通压降；在反向二极管续流工作模式下具有小的导通压降；同时由于不需要增加背部P+集电区宽度可采用小的背面元胞宽度，克服了传统RC‑IGBT器件电流和温度均匀性的问题，大大提高了可靠性，且其制备工艺与传统RC‑IGBT器件工艺相兼容。

公开(公告)号：CN109346509A

公开(公告)日：2019-02-15

申请号：CN201810996515.X

申请日：2018-08-29

Applicant: 电子科技大学

Inventor： 张金平 ,  赵倩 ,  罗君轶 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/06 ,  H01L21/331 ,  H01L29/739

Abstract: 一种电荷存储型绝缘栅双极型晶体管及其制备方法，属于功率半导体技术领域。本发明通过在传统电荷存储型IGBT器件结构的基础上，使得电荷存储层和漂移区形成异质结结构，使得漂移区靠近发射极一侧的能带弯曲，从而形成阻碍漂移区内的少数载流子从基区流走的势垒，增大了少数载流子在此处的浓度。本发明由此改善了漂移区载流子分布浓度，增强IGBT的电导调制效应，从而降低器件正向导通压降Vceon，优化IGBT正向导通压降Vceon与关断损耗Eoff之间的折中特性；克服了传统电荷存储层在降低Vceon的同时导致击穿电压下降的缺点；调整形成异质结结构的不同禁带宽度半导体材料的组合能够进一步优化器件工作特性。

公开(公告)号：CN109192771A

公开(公告)日：2019-01-11

申请号：CN201810996571.3

申请日：2018-08-29

Applicant: 电子科技大学

Inventor： 张金平 ,  赵倩 ,  王康 ,  刘竞秀 ,  李泽宏 ,  张波

IPC: H01L29/06 ,  H01L21/335 ,  H01L29/739

Abstract: 一种电荷存储型绝缘栅双极型晶体管及其制备方法，属于功率半导体技术领域。本发明通过改进传统电荷存储型IGBT器件的电荷存储层，远离漂移区的电荷存储层所用半导体材料相比靠近漂移区的电荷存储层半导体材料的禁带宽度更大，使得不同禁带宽度的半导体材料在其接触界面形成同型异质结，从而形成阻碍漂移区内的少数载流子进入基区的势垒，由此改善了漂移区载流子分布浓度，增强IGBT的电导调制效应，从而降低器件正向导通压降Vceon，优化IGBT击穿电压、正向导通压降Vceon与关断损耗Eoff之间的折中特性；并且本发明通过调整电荷存储层中不同禁带宽度材料的掺杂浓度以及不同禁带宽度材料的组合，能够进一步优化器件工作特性。