公开(公告)号：CN106558588B

公开(公告)日：2022-02-22

申请号：CN201610686046.2

申请日：2016-08-18

Applicant: 瑞萨电子株式会社

Inventor： 竹内阳介 ,  佃荣次 ,  园田贤一郎 ,  津田是文

IPC: H01L27/11585 ,  H01L21/8239

Abstract: 本发明提供一种半导体装置，用于提高半导体装置的性能，具有半导体基板、形成于半导体基板的上表面的元件隔离膜以及鳍片，该鳍片是半导体基板的一部分，贯通元件隔离膜而沿与半导体基板的上表面垂直的方向突出，具有在上表面的第一方向上彼此相对的侧面和将相对的侧面连结的主面，并沿与第一方向正交的第二方向延伸。还具有：控制栅电极，隔着栅极绝缘膜而配置在侧面上，并沿第一方向延伸；以及存储栅电极，隔着包含电荷蓄积层的栅极绝缘膜而配置在侧面上，并沿第一方向延伸。并且，在与上表面正交的方向上，存储栅电极与侧面重叠的重叠长度比控制栅电极与侧面重叠的重叠长度小。

公开(公告)号：CN109860195A

公开(公告)日：2019-06-07

申请号：CN201811349017.2

申请日：2018-11-13

Applicant: 瑞萨电子株式会社

Inventor： 津田是文

IPC: H01L27/11568

Abstract: 本申请涉及半导体器件及其制造方法。改善了半导体器件的性能。多个第一栅极图案形成在半导体衬底的一部分的鳍之上。在相邻的第一栅极图案之间形成包括金属氧化物膜的栅极绝缘膜。然后，在栅极绝缘膜之上形成存储器栅极电极，以填充在相邻的第一栅极图案之间。然后，选择性地去除第一栅极图案，以经由栅极绝缘膜在存储器栅极电极的侧表面处形成第二栅极图案。然后，将离子注入到从存储器栅极电极和第二栅极图案露出的鳍中，以在鳍中形成延伸区域。在形成延伸区域期间，在鳍的侧表面处不形成栅极绝缘膜，因此没有抑制离子注入。

公开(公告)号：CN112736089A

公开(公告)日：2021-04-30

申请号：CN202011073451.X

申请日：2020-10-09

Applicant: 瑞萨电子株式会社

Inventor： 津田是文

IPC: H01L27/12 ,  H01L29/36 ,  H01L29/423 ,  H01L29/51 ,  H01L21/77 ,  H01L27/11 ,  H01L21/8244

Abstract: 本公开的实施例涉及一种半导体器件以及半导体器件的制造方法。第一栅极绝缘膜是由氧化硅制成并且被添加铪(Hf)而未添加铝(Al)的绝缘膜。而且，第二栅极绝缘膜是由氧化硅制成并且被添加铝而未添加铪的绝缘膜。第三栅极绝缘膜是由氧化硅制成并且被添加铝的绝缘膜。进一步地，第四栅极绝缘膜是由氧化硅制成并且被添加铪的绝缘膜。因此，可以降低半导体器件的功耗。

公开(公告)号：CN111383995A

公开(公告)日：2020-07-07

申请号：CN201911285736.7

申请日：2019-12-13

Applicant: 瑞萨电子株式会社

Inventor： 津田是文

IPC: H01L21/8234 ,  H01L27/1157 ,  H01L27/11573

Abstract: 本公开的实施例涉及制造半导体器件的方法。抑制了半导体器件的可靠性的劣化。经由第一栅极绝缘膜，在位于具有半导体基底材料SB、绝缘层BX和半导体层SM的衬底1的SOI区域1A中的半导体层SM上形成第一栅电极，经由第二栅极绝缘膜，在位于体区1B的第一区域1Ba中并且被执行外延生长处理的半导体基底材料SB上形成第二栅电极，并且经由第三栅极绝缘膜，在位于体区1B的第二区域1Bb中并且未被执行外延生长处理的半导体基底材料SB上形成第三栅电极。

公开(公告)号：CN108933144A

公开(公告)日：2018-12-04

申请号：CN201810523453.0

申请日：2018-05-28

Applicant: 瑞萨电子株式会社

Inventor： 津田是文

IPC: H01L27/11568 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及半导体器件和用于半导体器件的制造方法。本发明的半导体器件包括：元件隔离部分，其被布置在鳍之间并且其高度低于每个鳍的高度；存储栅极电极，其被放置在鳍和元件隔离部分之上，在存储栅极电极与鳍和元件隔离部分之间具有含电荷存储部分的存储栅极绝缘膜；以及控制栅极电极，其被布置成与存储栅极电极成直线。存储栅极电极下方的元件隔离部分的高度高于控制栅极电极下方的元件隔离部分的高度。通过如上所述使存储栅极电极下方的元件隔离部分的高度高于控制栅极电极下方的元件隔离部分的高度，电子注入和空穴注入之间的失配得到改善、重写操作速度加快、并且可靠性增强。

公开(公告)号：CN107591449A

公开(公告)日：2018-01-16

申请号：CN201710477079.0

申请日：2017-06-21

Applicant: 瑞萨电子株式会社

Inventor： 津田是文

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/11568 ,  H01L21/28282 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823431 ,  H01L27/0886 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/42344 ,  H01L29/42348 ,  H01L29/66545 ,  H01L29/66833 ,  H01L29/7851 ,  H01L29/7856 ,  H01L29/792

Abstract: 本公开涉及半导体器件及其制造方法，用于实现半导体器件的可靠性的改进。在存储单元区域中，设置多个鳍，它们是半导体衬底的一部分，沿着半导体衬底的主面在x方向上延伸并且沿着半导体衬底的主面在垂直于x方向的y方向上彼此间隔。在y方向上彼此邻近的鳍之间，隔离区域的上表面的一部分所处的位置高于通过将隔离区域的上表面与一个鳍的侧壁接触的位置连接至隔离区域的上表面与另一个鳍的侧壁接触的位置所得到的表面的位置。在沿着y方向的截面中，隔离区域的上表面具有突出形状。