-
公开(公告)号：CN110752203B
公开(公告)日：2021-03-23
申请号：CN201911048114.2
申请日：2019-10-30
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明涉及芯片技术领域，公开了一种低功耗芯片及其制备方法，该低功耗芯片中多个供电单元列形成于衬底一侧，每个供电单元列包括多个供电单元；常开电源网络设于供电单元列背离衬底的一侧，包括与供电单元列一一对应的电源走线，电源走线与对应的供电单元列中的供电单元电连接；每相邻两供电单元列之间设有多个标准单元行，每个标准单元行包括多个标准单元，每一标准单元行中：沿行方向，每相邻的两标准单元的N阱部电连接，位于标准单元行两端的标准单元的N阱部与对应的供电单元列中的供电单元的N阱部电连接。该低功耗芯片及其制备方法改善了现有技术中经常会将可关断电源区域的N阱误接可关断电源的问题。
-
Patent Agency Ranking
公开(公告)号：CN109543260B
公开(公告)日：2021-02-02
申请号：CN201811333038.5
申请日：2018-11-09
Applicant: 珠海格力电器股份有限公司
IPC: G06F30/398
Abstract: 本发明公开了一种记录芯片版本号的电路、方法及存储介质，用以解决现有技术中存在的对芯片进行改版记录芯片的版本号时，会额外增加改版成本的技术问题。包括：由指定数量的位电路构成的版本号记录电路，用于记录所述芯片的当前版本号；位电路具有一个逻辑高电平信号的输入端，一个逻辑低电平信号的输入端，一个位信号的输出端，以及设置在芯片的奇数层的金属层中的奇层位子电路和设置在偶数层的金属层中的偶层位子电路，用于传输逻辑高电平信号和逻辑低电平信号；当任一奇数层或偶数层的金属层中的奇层位子电路或偶层位子电路的连接关系改变，使得逻辑高电平信号与逻辑低电平信号在位电路中的传输路径被对调后，对应的位电路输出的信号发生改变。
-
公开(公告)号：CN109543260A
公开(公告)日：2019-03-29
申请号：CN201811333038.5
申请日：2018-11-09
Applicant: 珠海格力电器股份有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种记录芯片版本号的电路、方法及存储介质，用以解决现有技术中存在的对芯片进行改版记录芯片的版本号时，会额外增加改版成本的技术问题。包括：由指定数量的位电路构成的版本号记录电路，用于记录所述芯片的当前版本号；位电路具有一个逻辑高电平信号的输入端，一个逻辑低电平信号的输入端，一个位信号的输出端，以及设置在芯片的奇数层的金属层中的奇层位子电路和设置在偶数层的金属层中的偶层位子电路，用于传输逻辑高电平信号和逻辑低电平信号；当任一奇数层或偶数层的金属层中的奇层位子电路或偶层位子电路的连接关系改变，使得逻辑高电平信号与逻辑低电平信号在位电路中的传输路径被对调后，对应的位电路输出的信号发生改变。
-
公开(公告)号：CN111400975A
公开(公告)日：2020-07-10
申请号：CN201910002719.1
申请日：2019-01-02
Applicant: 珠海格力电器股份有限公司
IPC: G06F30/30
Abstract: 本发明提供一种电源网络设计方法、装置和存储介质，所述方法包括：识别待处理电源域中的各个存储器宏单元的坐标；根据各个存储器宏单元的坐标，确定第一区域的坐标、每个第二区域的坐标和每个第三区域的坐标；根据设计要求确定第一区域的第一金属线排布参数，根据每个第二区域的坐标确定每个第二区域的第二金属线排布参数和以及根据每个第三区域的坐标确定每个第三区域的第三金属线排布参数；根据第一区域的坐标、每个第二区域的坐标和每个第三区域的坐标及相应的第一金属线排布参数、第二金属线排布参数和第三金属线排布参数，对第一区域、每个第二区域和每个第三区域进行电源网络排布。本发明提供的方案能够缩短设计周期、保证芯片供电稳定性。
-
公开(公告)号：CN110752203A
公开(公告)日：2020-02-04
申请号：CN201911048114.2
申请日：2019-10-30
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 本发明涉及芯片技术领域，公开了一种低功耗芯片及其制备方法，该低功耗芯片中多个供电单元列形成于衬底一侧，每个供电单元列包括多个供电单元；常开电源网络设于供电单元列背离衬底的一侧，包括与供电单元列一一对应的电源走线，电源走线与对应的供电单元列中的供电单元电连接；每相邻两供电单元列之间设有多个标准单元行，每个标准单元行包括多个标准单元，每一标准单元行中：沿行方向，每相邻的两标准单元的N阱部电连接，位于标准单元行两端的标准单元的N阱部与对应的供电单元列中的供电单元的N阱部电连接。该低功耗芯片及其制备方法改善了现有技术中经常会将可关断电源区域的N阱误接可关断电源的问题。
-
公开(公告)号：CN210431386U
公开(公告)日：2020-04-28
申请号：CN201921330953.9
申请日：2019-08-15
Applicant: 珠海格力电器股份有限公司
IPC: H03K19/003 , H02H9/04
Abstract: 本实用新型涉及一种端口电路，包括多个静电保护电路，多个静电保护电路中至少两个静电保护电路的静电泄放端数量不同，在多个静电保护电路中，目标静电保护电路的电流输入端分别与一个或多个非目标静电保护电路的静电泄放端连接，所述非目标静电保护电路的静电泄放端数量多于所述目标静电保护电路的静电泄放端数量，其中，各所述静电保护电路的实际静电泄放端的数量总和大于各所述静电保护电路的自己的静电泄放端的数量总和。本实用新型通过将静电泄放端数量少的静电保护电路与静电泄放端数量多的静电保护电路的静电泄放端相连，从而增加了静电泄放端数量，加快了静电泄放速度，有效降低了元器件的损伤，同时操作简便，节约成本。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
Search Results
16
records
(took 0.033 seconds)
