公开(公告)号：CN116436529A

公开(公告)日：2023-07-14

申请号：CN202210096775.8

申请日：2022-01-26

Applicant: 烽火通信科技股份有限公司 ,  武汉飞思灵微电子技术有限公司

Inventor： 黄健 ,  郑林 ,  胡杰 ,  胡烽 ,  朱齐雄

IPC: H04B10/61

Abstract: 本发明涉及光纤通信技术领域，提供了一种IQ不平衡估计方法及系统，包括：根据预设规则抽取本时钟周期的一对IQ采样数据；结合上一时钟周期的相位补偿的IQ采样数据，对本时钟周期的IQ采样数据进行幅度补偿，获得本时钟周期的幅度补偿的IQ采样数据和幅度补偿估计值；结合本时钟周期的幅度补偿的IQ采样数据和上一时钟周期的相位补偿的IQ采样数据，对本时钟周期的IQ采样数据进行相位补偿，获得本时钟周期的相位补偿的IQ采样数据和相位补偿估计值；根据幅度补偿估计值和相位补偿估计值，对输入的IQ数据进行补偿校正。本发明通过每次获取一对IQ采样数据进行迭代累计计算幅度补偿估计值和相位补偿估计值，从而降低对硬件的要求。

公开(公告)号：CN113132014B

公开(公告)日：2022-07-01

申请号：CN201911420989.0

申请日：2019-12-31

Applicant: 烽火通信科技股份有限公司 ,  武汉飞思灵微电子技术有限公司

Inventor： 冯振华 ,  郑林 ,  胡杰 ,  胡烽 ,  朱齐雄

IPC: H04B10/516 ,  H04B10/532 ,  H04B10/50 ,  H04B10/61 ,  H04L1/00

Abstract: 一种光互连通信方法及系统，涉及数据中心内的高速光互连领域，包括：将待传送的二进制比特流信号经DSP处理后变为模拟电信号；采用激光器输出两路光，一路作为集成双偏相干光发射机的光载波将所述模拟电信号调制为复光场信号，另一路作为本振光进行时延调整；通过偏振无关相干光接收机对所述复光场信号和所述本振光进行相干混频，其中，通过反馈扰偏控制所述本振光的偏振态，避免本振光的偏振态落入X和Y方向；混频后的电信号通过DSP处理恢复所述二进制比特流信号。本发明适用于多种调制格式以及多种速率，还可以降低成本和功耗。

公开(公告)号：CN113132014A

公开(公告)日：2021-07-16

申请号：CN201911420989.0

申请日：2019-12-31

Applicant: 烽火通信科技股份有限公司 ,  武汉飞思灵微电子技术有限公司

Inventor： 冯振华 ,  郑林 ,  胡杰 ,  胡烽 ,  朱齐雄

IPC: H04B10/516 ,  H04B10/532 ,  H04B10/50 ,  H04B10/61 ,  H04L1/00

Abstract: 一种光互连通信方法及系统，涉及数据中心内的高速光互连领域，包括：将待传送的二进制比特流信号经DSP处理后变为模拟电信号；采用激光器输出两路光，一路作为集成双偏相干光发射机的光载波将所述模拟电信号调制为复光场信号，另一路作为本振光进行时延调整；通过偏振无关相干光接收机对所述复光场信号和所述本振光进行相干混频，其中，通过反馈扰偏控制所述本振光的偏振态，避免本振光的偏振态落入X和Y方向；混频后的电信号通过DSP处理恢复所述二进制比特流信号。本发明适用于多种调制格式以及多种速率，还可以降低成本和功耗。

公开(公告)号：CN103560797A

公开(公告)日：2014-02-05

申请号：CN201310491546.7

申请日：2013-10-18

Applicant: 烽火通信科技股份有限公司

Inventor： 董航 ,  朱齐雄 ,  胡烽

IPC: H03M13/15

Abstract: 本发明公开了一种超强前向纠错五次迭代译码的方法及装置，涉及光通信系统中的信道纠错编译码领域，该装置包括同步字分析单元、内部帧映射单元、RAM存储单元、五次迭代译码控制单元、BCH（900，860）码伴随式计算单元、BCH（900，860）码BM算法单元、BCH（900，860）码数据缓冲单元、BCH（900，860）码钱搜索和纠错单元、BCH（500，491）码伴随式计算单元、BCH（500，491）码数据缓冲单元、BCH（500，491）码钱搜索和纠错单元、内部帧逆映射单元和译码性能监控单元。本发明的硬件实现资源规模不大，但通过五次迭代译码获得了较好的编码增益纠错性能。

公开(公告)号：CN102882534A

公开(公告)日：2013-01-16

申请号：CN201210390430.X

申请日：2012-10-12

Applicant: 烽火通信科技股份有限公司

Inventor： 胡烽 ,  朱齐雄 ,  董航

IPC: H03M13/15

Abstract: 本发明公开了一种RS编码的并行实现方法及装置，其中，上述方法包括以下步骤：根据参数m、n、k确定RS码的生成多项式G(x)，并判断k和(n-k)是否能被H整除；根据(n-k)是否能被H整除，选择相应的并行编码实现结构；根据生成多项式G(x)计算并行编码实现结构中常系数乘法器的系数；根据k是否能被H整除，确定是否需要补零和去零处理；根据n、k、H参数，确定对并行编码实现结构中反馈门控制信号、输入使能以及输出选择信号的控制；输出并行编码结果。本发明适用于GF（2m）上任意RS码型在任意并行度H（H不大于k）下的并行实现。