-
公开(公告)号：CN105630064B
公开(公告)日：2017-06-13
申请号：CN201610051102.5
申请日：2016-01-26
Applicant: 烽火通信科技股份有限公司
Abstract: 本发明公开了一种用于光模块中APD器件升压调节的数模转换电路，该数模转换电路集成于光收发芯片中，用于包括光收发芯片、跨阻放大器、升压芯片、第一和第二电阻的光模块中，升压芯片的FB管脚接第二电阻一端，经第一电阻接APD管脚和跨阻放大器，作为跨阻放大器供电电压，第二电阻另一端接地；跨阻放大器输出端接光收发芯片输入端，数模转换电路管脚接FB管脚，数模转换电路对应的电流的方向可为电流沉SINK模式，也可为电流源SOURCE模式。本发明可不更改第一和第二电阻阻值，只需更改N位数模转换电路对应的D1～Dn寄存器位及位数选择SINK寄存器位，即可实现APD电压在20～70V调节，大大提高了光模块调试效率。
-
公开(公告)号：CN104880250B
公开(公告)日：2017-01-04
申请号：CN201510318958.X
申请日：2015-06-11
Applicant: 烽火通信科技股份有限公司
IPC: G01J1/44
Abstract: 本发明公开了一种检测宽动态范围内接收光信号强度的电路及方法，涉及光通信集成电路设计领域。该电路包括电源、光电二极管、缓冲器、阈值电流源、4个NMOS晶体管构成的共源共栅结构的光电流镜、4个PMOS晶体管构成的共源共栅结构的阈值电流镜；电源与光电二极管的负极相连，光电二极管的正极与光电流镜的输入端相连，光电流镜的输出端接地；电源还与阈值电流镜的输入端相连，阈值电流镜的输出端与阈值电流源的正极相连，阈值电流源的负极接地；光电流镜、阈值电流镜和缓冲器之间的共同节点为vcmp。本发明能够实现对宽动态范围内接收的光信号强度的进行检测的功能，不仅能够实现较高的检测精度，而且使用比较方便。
-
公开(公告)号：CN105630064A
公开(公告)日：2016-06-01
申请号：CN201610051102.5
申请日：2016-01-26
Applicant: 烽火通信科技股份有限公司
Abstract: 本发明公开了一种用于光模块中APD器件升压调节的数模转换电路，该数模转换电路集成于光收发芯片中，用于包括光收发芯片、跨阻放大器、升压芯片、第一和第二电阻的光模块中，升压芯片的FB管脚接第二电阻一端，经第一电阻接APD管脚和跨阻放大器，作为跨阻放大器供电电压，第二电阻另一端接地；跨阻放大器输出端接光收发芯片输入端，数模转换电路管脚接FB管脚，数模转换电路对应的电流的方向可为电流沉SINK模式，也可为电流源SOURCE模式。本发明可不更改第一和第二电阻阻值，只需更改N位数模转换电路对应的D1～Dn寄存器位及位数选择SINK寄存器位，即可实现APD电压在20～70V调节，大大提高了光模块调试效率。
-
公开(公告)号：CN102164103B
公开(公告)日：2013-12-25
申请号：CN201010587832.X
申请日：2010-12-15
Applicant: 烽火通信科技股份有限公司
IPC: H04L25/02
Abstract: 本发明涉及一种可编程差动连续时间预加重驱动器，第一晶体管和第二晶体管的栅极为差动信号输入端，第一晶体管的漏极与第一负载的连接点和第二晶体管的漏极与第二负载的连接点为差动信号输出端；在第一晶体管的源极和第二晶体管的源极之间设有并联的一个电容和一个电阻，至少一个可编程电阻单元连接在第一晶体管的源极和第二晶体管的源极之间，第一、二晶体管的源极和地(或和电源)之间，均设有一个恒流源和至少一个并联的可编程恒流源单元。本发明所述的可编程差动连续时间预加重驱动器，不需要额外的时钟控制电路，或者数据信号延迟产生电路，也不需要任何的针对将要预加重的数据信号的选择开关控制电路，极大地简化了设计的复杂度，具有低噪声，简单易行的优点。
-
公开(公告)号：CN102437507B
公开(公告)日：2013-03-13
申请号：CN201110396542.1
申请日：2011-12-02
Applicant: 烽火通信科技股份有限公司
Inventor： 秦大威
Abstract: 本发明涉及一种用于光通信激光器驱动的自动功率控制电路，包括一VIP端连接直流参考稳定电压VREF、VIN端连接节点APCFILT2的误差放大器，误差放大器的VOUT端连接到节点APCFILT1，晶体管MN1和电流源I1构成一个源极跟随器，直流参考稳定电压VMD_REF连接到NMOS晶体管MN3的栅极，晶体管MN3和电流源I2构成一个源极跟随器，晶体管MN4和MN5构成一对电流镜，晶体管MP3和MP2构成了一对电流镜。本发明所述的用于光通信激光器驱动的自动功率控制电路，有效地消除了电路内部其他极点对环路稳定性的影响，同时对光电二极管提供了稳定的直流电压偏置，提高了光电二极管的工作性能，实现电路结构简单，占用芯片面积小。
-
Patent Agency Ranking
公开(公告)号：CN102164103A
公开(公告)日：2011-08-24
申请号：CN201010587832.X
申请日：2010-12-15
Applicant: 烽火通信科技股份有限公司
IPC: H04L25/02
Abstract: 本发明涉及一种可编程差动连续时间预加重驱动器，第一晶体管和第二晶体管的栅极为差动信号输入端，第一晶体管的漏极与第一负载的连接点和第二晶体管的漏极与第二负载的连接点为差动信号输出端；在第一晶体管的源极和第二晶体管的源极之间设有并联的一个电容和一个电阻，至少一个可编程电阻单元连接在第一晶体管的源极和第二晶体管的源极之间，第一、二晶体管的源极和地(或和电源)之间，均设有一个恒流源和至少一个并联的可编程恒流源单元。本发明所述的可编程差动连续时间预加重驱动器，不需要额外的时钟控制电路，或者数据信号延迟产生电路，也不需要任何的针对将要预加重的数据信号的选择开关控制电路，极大地简化了设计的复杂度，具有低噪声，简单易行的优点。
-
公开(公告)号：CN111669168A
公开(公告)日：2020-09-15
申请号：CN202010570622.3
申请日：2020-06-18
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司 , 中国信息通信科技集团有限公司
IPC: H03K19/013
Abstract: 本申请涉及一种高速电平转换电路，其用于对两个端口的不同电平进行转换，其包括至少一个转换单元，所述转换单元包括第一转换支路、单向电平转换电路、第一控制电路和第二控制电路，第一转换支路包括电源Vdd、电阻Rpu、晶体管NM0；单向电平转换电路用于对主导通信的端口电平进行转换，并输出转换后的电平信号；第一控制电路用于根据所述转换后的电平信号控制另一端口和电源Vdd直接连接或通过电阻Rpu相连；第二控制电路用于根据所述单向电平转换电路输出的电平信号控制另一端口和地之间的导通或关断。本申请提供的高速电平转换电路，进行电平转换时信号上升速度较快、信号传输速率高。
-
公开(公告)号：CN109240860A
公开(公告)日：2019-01-18
申请号：CN201810834667.X
申请日：2018-07-26
Applicant: 烽火通信科技股份有限公司 , 武汉飞思灵微电子技术有限公司
IPC: G06F11/22 , G06F13/40 , H03K5/1534
Abstract: 本发明公开了一种上升沿加速电路及安装有该加速电路的总线电路，涉及模拟集成电路领域，上升沿加速电路包括上升沿检测电路和开关电路，上升沿检测电路用于检测总线的上升沿状态；所述开关电路包括一供电电源和开关，所述供电电源和总线通过所述开关相连接，且所述开关与上升沿检测电路相连，所述上升沿检测电路根据检测到的总线的上升沿状态控制所述开关打开或闭合。本发明提供的上升沿加速电路，加快上升沿，降低过大的寄生电容对总线信号质量的影响。
-
公开(公告)号：CN108052475A
公开(公告)日：2018-05-18
申请号：CN201711156958.X
申请日：2017-11-20
Applicant: 烽火通信科技股份有限公司
IPC: G06F13/42 , H03K19/0185
Abstract: 本发明公开了一种用于两线串行接口的双向缓冲器电路，涉及模拟集成电路设计领域，包括：总线主机，其包括主机数据总线SDAM，主机数据总线SDAM通过上拉电阻RM与电源VDM相连，并通过寄生电容CM接地；总线从机，其包括从机数据总线SDAS，从机数据总线SDAS通过上拉电阻RS与电源VDS相连，并通过寄生电容CS接地；以及双向缓冲器，其包括缓冲器BUF1、缓冲器BUF2和开关信号CNCT，缓冲器BUF2的输出与缓冲器BUF1的输入相连的同时并均与主机数据总线SDAM相连，缓冲器BUF1的输出与缓冲器BUF2的输入相连的同时并均与从机数据总线SDAS相连，开关信号CNCT用于控制缓冲器BUF1和缓冲器BUF2的开启和关闭。本发明当总线布线距离较长或者总线上连接的总线从机过多时也不会影响总线信号质量。
-
公开(公告)号：CN102545883B
公开(公告)日：2014-03-19
申请号：CN201210025526.6
申请日：2012-02-06
Applicant: 烽火通信科技股份有限公司
Inventor： 秦大威
IPC: H03K19/094
Abstract: 本发明公开了一种基于CMOS工艺实现的高速多选一复用器，包括多个CML复用器单元和均衡器；均衡器包括若干个级联的均衡单元和一个CML缓冲单元，均衡单元包括两个均衡NMOS差分输入对晶体管，栅极分别连接前级差分放大输出信号、漏极分别输出均衡差分信号且分别通过一个第二电阻接电源、源极分别经一个第一恒流源接地，且两个均衡NMOS晶体管的源极之间还分别连接第一电容和第一电阻，CML缓冲单元将均衡差分信号整形后输出。本发明，采用CMOS标准工艺实现，成本优势明显，并且很容易跟其他的大规模数字电路进行集成，完全符合高速数据通信集成电路的高性能和低成本的发展趋势，另外，创造性地结合了均衡器技术，突破了带宽限制，满足了高速数据通信的要求。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.023 seconds)
