-
公开(公告)号：CN107171762A
公开(公告)日：2017-09-15
申请号：CN201710321906.7
申请日：2017-05-09
Applicant: 烽火通信科技股份有限公司
CPC classification number: H04J3/0602 , H04J3/0685 , H04L12/40006
Abstract: 一种1PPS+TOD信息单总线传送同步系统及方法，涉及时钟同步领域，发送端通过第一采样模块设置每秒对本地TOD采样次数，组帧模块将采样的TOD信息组成TOD帧，经校验模块生成校验字段，编码发送模块编码后串行传给接收端；接收端锁相环倍频模块从TOD串行数据流恢复时钟后第二采样模块利用恢复时钟，或直接由本地时钟对串行TOD采样，帧同步模块完成帧同步后，进行解码、解帧、帧校验；当TOD帧校验正确且无丢失时，TOD维护模块用正确TOD更新本地TOD；当TOD帧丢失或校验错误时，用最近一次正确接收的TOD自加ΔX完成同步。本发明通过单根总线传送1PPS+TOD信息，节约背板总线资源，提高通信稳定性。
-
公开(公告)号：CN112383305A
公开(公告)日：2021-02-19
申请号：CN202011278249.0
申请日：2020-11-16
Applicant: 烽火通信科技股份有限公司
Inventor： 刘福
IPC: H03L7/099
Abstract: 本发明提供一种时钟恢复方法、装置、设备及可读存储介质。当到达调整时刻时，采集此刻的数据缓存水位值，并计算得到此刻的数据缓存水位值与期望水位值的差值；基于所述差值，确定PID控制电路的比例参数以及积分参数；基于所述比例参数以及积分参数，调整压控振荡器的输出频率，以供基于输出频率经过调整的压控振荡器进行时钟恢复。通过本发明，可自动根据此刻的数据缓存水位值动态调整PID控制电路的比例参数以及积分参数，从而根据调整后的比例参数以及积分参数调整压控振荡器的输出频率，以供基于输出频率经过调整的压控振荡器进行时钟恢复，使得恢复出时钟的抖动小且容忍输入频偏跳变范围大，提高了恢复出的时钟的性能。
-
公开(公告)号：CN109885515B
公开(公告)日：2020-09-15
申请号：CN201910134149.1
申请日：2019-02-22
Applicant: 烽火通信科技股份有限公司
IPC: G06F13/38
Abstract: 一种位宽变换的实现方法及系统，涉及通信技术领域，方法包括：比较被转换位宽m和转换位宽n，在m≠n时，计算m和n的最小公倍数，并计算最小公倍数除以m的值为a和最小公倍数除以n的值为b；当m＞n时，计算一个转换周期内的拼接向量，计算一个转换周期内的每次转换对应的拼接计数器的值，将输入信号缓存b‑a拍，得到b‑a个移位信号，根据拼接向量和拼接计数器的值得到输出信号；当m＜n时，将输入信号缓存a‑b拍，得到a‑b个移位信号，将转换周期内同一转换时刻的输入信号以及移位信号组合成多位宽信号，从当前转换时刻的多位宽信号中提取输出信号。本发明可以实现位宽的灵活配置，提高通用性，缩短开发时间。
-
公开(公告)号：CN109885515A
公开(公告)日：2019-06-14
申请号：CN201910134149.1
申请日：2019-02-22
Applicant: 烽火通信科技股份有限公司
IPC: G06F13/38
Abstract: 一种位宽变换的实现方法及系统，涉及通信技术领域，方法包括：比较被转换位宽m和转换位宽n，在m≠n时，计算m和n的最小公倍数，并计算最小公倍数除以m的值为a和最小公倍数除以n的值为b；当m＞n时，计算一个转换周期内的拼接向量，计算一个转换周期内的每次转换对应的拼接计数器的值，将输入信号缓存b-a拍，得到b-a个移位信号，根据拼接向量和拼接计数器的值得到输出信号；当m＜n时，将输入信号缓存a-b拍，得到a-b个移位信号，将转换周期内同一转换时刻的输入信号以及移位信号组合成多位宽信号，从当前转换时刻的多位宽信号中提取输出信号。本发明可以实现位宽的灵活配置，提高通用性，缩短开发时间。
-
Patent Agency Ranking
公开(公告)号：CN107171762B
公开(公告)日：2019-04-02
申请号：CN201710321906.7
申请日：2017-05-09
Applicant: 烽火通信科技股份有限公司
Abstract: 一种1PPS+TOD信息单总线传送同步系统及方法，涉及时钟同步领域，发送端通过第一采样模块设置每秒对本地TOD采样次数，组帧模块将采样的TOD信息组成TOD帧，经校验模块生成校验字段，编码发送模块编码后串行传给接收端；接收端锁相环倍频模块从TOD串行数据流恢复时钟后第二采样模块利用恢复时钟，或直接由本地时钟对串行TOD采样，帧同步模块完成帧同步后，进行解码、解帧、帧校验；当TOD帧校验正确且无丢失时，TOD维护模块用正确TOD更新本地TOD；当TOD帧丢失或校验错误时，用最近一次正确接收的TOD自加ΔX完成同步。本发明通过单根总线传送1PPS+TOD信息，节约背板总线资源，提高通信稳定性。
-
公开(公告)号：CN114465626A
公开(公告)日：2022-05-10
申请号：CN202111683691.6
申请日：2021-12-29
Applicant: 烽火通信科技股份有限公司
IPC: H03M13/15
Abstract: 本发明涉及一种多步递推编码器逻辑电路设计方法及装置，其特征在于，所述多步递推RS编码器的逻辑电路用于实现k步并行的编码方式，所述设计方法包括步骤：用第一公式表示第n个校验元寄存器Rn在第k个时钟周期后的值Rn(k)；所述第一公式为：Rn(k)＝Rn‑1(k‑1)+[R2t‑1(k‑1)+dk‑1]·gn(n≥1)，其中n＝0、1、…2t‑1，t为最大纠错码元数，k为递推步数，dk表示第k个输入所述多步递推RS编码器的数据，gn为第n个乘法器的常系数；根据所述第一公式提前计算出由gn构成的k×k常数矩阵，并以此确定所述多步递推RS编码器的逻辑电路。本发明用于减少编码所需的迭代周期，提高编码速度。
-
公开(公告)号：CN114826476A
公开(公告)日：2022-07-29
申请号：CN202210307280.5
申请日：2022-03-25
Applicant: 烽火通信科技股份有限公司
IPC: H04J3/16
Abstract: 一种OTN中实现GMP映射的方法，涉及GMP(通用映射规程)映射领域，方法包括：通过FIFO缓存模块缓存客户侧的数据，通过承载侧时钟采样客户侧时钟，得到两个otn_fp信号之间的业务时钟采样个数N；根据业务时钟采样个数N和otn_fp信号计算GMP开销中的Cm和ΣCnD值；根据Cm值产生承载侧读使能信号给FIFO缓存模块，从FIFO缓存模块读取数据，填充在OTN帧的净荷区域，加上OTN帧规定的开销，完成OTN成帧。本发明降低业务的传输时延，不需要占用OTN的保留开销，可以与别的厂家设备对通，并能满足CPRI业务指标的苛刻要求。
-
公开(公告)号：CN112994825A
公开(公告)日：2021-06-18
申请号：CN201911275450.0
申请日：2019-12-12
Applicant: 烽火通信科技股份有限公司
IPC: H04J3/16 , H04L12/875
Abstract: 本发明公开了一种自适应的数据流量均匀化处理方法及系统，涉及光传送网络通信技术领域。该方法包括：缓存输入数据帧；采用Delta‑Sigma算法，通过对实际调整步长进行累加，计算出实际累加值，该实际调整步长根据输入时钟频率、输出时钟频率以及FIFO读计数计算得到；并根据计算的实际累加值产生相应进位标识，用产生的相应进位标识控制FIFO读出数据帧使其数据流量均匀。本发明不但可以自适应地对FIFO输出数据流量进行均匀化处理，使得下游模块能够根据输出数据帧进行时钟恢复，而且处理效率高，实时性强，满足了实际应用需求。
-
公开(公告)号：CN104199783A
公开(公告)日：2014-12-10
申请号：CN201410469854.4
申请日：2014-09-15
Applicant: 烽火通信科技股份有限公司
IPC: G06F12/02 , H04L12/861
Abstract: 本发明公开了一种FPGA内以太网数据帧的缓存与转发的方法及装置，该方法是按最小以太网数据帧包长，将数据帧缓存存储单元等深度划分成若干小颗粒数据帧存储单元；将以太网数据帧按起始小颗粒数据帧存储单元RAM(n)的0x0地址存储其标识符、0x1和0x2地址存储其末字节所在小颗粒数据帧存储单元RAM(n+m)的序号和地址以及0x3地址开始依次存储数据帧净负荷字节的格式写入数据帧缓存存储单元；从当前起始小颗粒数据帧存储单元RAM(n)的0x3地址开始依次读取已缓存数据帧净负荷字节，直至小颗粒数据帧存储单元RAM(n+m)内末字节地址，并将序号n+m加1，读取下一个数据帧。本发明实现了以太网数据帧的缓存与转发，提高了FPGA内RAM的利用率，保证了缓存与转发时整个结构的稳定性。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.029 seconds)
