-
公开(公告)号：CN111738276A
公开(公告)日：2020-10-02
申请号：CN202010567656.7
申请日：2020-06-19
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06K9/46 , G06F15/163 , G06F15/80 , G06N3/04 , G06N3/063
Abstract: 本申请公开了一种基于多核卷积神经网络的图像处理方法，该方法沿着宽度方向和高度方向对原始图像进行拆分，拆分之后的卷积运算过程中，核与核之间仅需要传递子图边界数据，有效降低了通信数据量；而且每个核需要缓存的数据大大减少，因而在处理器如FPGA中可以用片上RAM全部缓存，有效提高并行处理速度。此外，本申请还提供了一种基于多核卷积神经网络的图像处理装置及设备，其技术效果与上述方法的技术效果相同。
-
公开(公告)号：CN112261142B
公开(公告)日：2023-07-14
申请号：CN202011147327.3
申请日：2020-10-23
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L67/1097 , H04L47/32 , G06F9/54
Abstract: 本发明公开了一种RDMA网络的数据重传方法、装置、FPGA及计算机可读存储介质，该方法包括：根据获取的数据传输命令，配置第一命令队列和第二命令队列；利用重传响应线程，在检测到目标重传命令时，生成重读中断；利用读响应线程传输当前命令对应的数据时，若检测到重读中断，则暂停发送当前命令对应的数据，并发送目标重传命令对应的数据；在目标重传命令对应的数据发送完成后，恢复发送当前命令对应的数据；本发明利用第一命令队列和第二命令队列的双命令队列设置，使RDMA响应端能够优先处理因以太网丢包造成的重传命令，从而保证了每个命令的实时响应性能，减少了丢失数据的重传耗时，降低了系统延时。
-
公开(公告)号：CN115865672A
公开(公告)日：2023-03-28
申请号：CN202211463372.9
申请日：2022-11-21
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L41/083 , H04L41/0895
Abstract: 本申请公开了一种网络加速方法、装置、设备及相关组件，该方法包括：接收网络数据包；利用基于FPGA的混联服务链，对网络数据包进行处理，得到各个虚拟网络功能组件的处理结果；其中，混联服务链包括第一类虚拟网络功能组件的串联链路，第二类虚拟网络功能组件的并联链路；对各个处理结果进行整合，得到综合结果。在接收到网络数据包之后，直接利用混联服务链对网络数据包进行处理，由于存在并联链路，因而可以对部分网络功能的分析进行并行加速处理。得到各个处理结果之后，再对各个处理结果进行整合，从而得到综合结果。本申请可以缩短整体处理时长，提升网络功能虚拟化的处理效率。
-
公开(公告)号：CN115620074A
公开(公告)日：2023-01-17
申请号：CN202211411839.5
申请日：2022-11-11
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06V10/764 , G06V10/82 , G06N3/04 , G06N3/08
Abstract: 本申请公开了一种图像数据的分类方法、装置以及介质，应用于模型蒸馏技术领域。本申请预先构建扩散模型，并使用原始数据集训练得到用于生成图像数据图像生成器，然后构建模型蒸馏框架以获得待蒸馏的图像分类模型；最后将图像生成器生成的图像数据作为参数训练图像分类模型，以得到蒸馏后的目标模型。本方案在模型蒸馏的训练过程中，使用这些生成的数据来代替原始数据集，保留高精度的前提下有效压缩了模型的大小，保证了模型蒸馏过程正常进行。将扩散模型应用在模型蒸馏的机制中，替换传统模型蒸馏中必需的原始数据集，大幅提升了生成图像的品质，在保持模型蒸馏准确度的前提下，进一步减少了参与模型蒸馏所需要的生成图像的规模。
-
公开(公告)号：CN115344393A
公开(公告)日：2022-11-15
申请号：CN202211034432.5
申请日：2022-08-26
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F9/50
Abstract: 本申请公开了一种业务处理方法，应用于硬件加速器，包括：接收主机侧发送的业务数据；将所述业务数据写入至目标计算核对应的内存块，所述目标计算核为微核阵列中的一个或多个计算核；通过检测核采集所述内存块的写入信息，并将所述写入信息发送至所述目标计算核；通过所述目标计算核根据所述写入信息从所述内存块中读取所述业务数据，并对所述业务数据进行处理，获得处理结果。应用本申请所提供的技术方案，可以有效降低主机设备对CPU的占用，进而提高了系统整机性能。本申请还公开了一种业务处理装置、电子设备及计算机可读存储介质，同样具有上述技术效果。
-
Patent Agency Ranking
公开(公告)号：CN115296994A
公开(公告)日：2022-11-04
申请号：CN202210967888.0
申请日：2022-08-12
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L41/0806 , H04L61/5014
Abstract: 本申请公开了一种池化异构计算资源的启动配置方法、装置以及介质，应用于通信技术领域。在池化异构计算资源启动后若需要分配IP地址，则向应用服务器同时广播自身的异构计算资源信息和IP地址请求信息。应用服务器接收到IP地址请求信息后分配IP地址，池化异构计算资源选中一个IP地址作为目标IP地址。然后池化异构计算资源在DHCP Request报文中的选项字段中加入目标IP地址以及对应的应用服务器的IP地址，并广播给应用服务器以便于对应的应用服务器返回DHCP ACK报文。相较于原有方案，本申请同时广播自身的异构计算资源信息和IP地址请求信息，提高了池化异构计算资源的启动效率。
-
公开(公告)号：CN115865672B
公开(公告)日：2024-10-25
申请号：CN202211463372.9
申请日：2022-11-21
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L41/083 , H04L41/0895
Abstract: 本申请公开了一种网络加速方法、装置、设备及相关组件，该方法包括：接收网络数据包；利用基于FPGA的混联服务链，对网络数据包进行处理，得到各个虚拟网络功能组件的处理结果；其中，混联服务链包括第一类虚拟网络功能组件的串联链路，第二类虚拟网络功能组件的并联链路；对各个处理结果进行整合，得到综合结果。在接收到网络数据包之后，直接利用混联服务链对网络数据包进行处理，由于存在并联链路，因而可以对部分网络功能的分析进行并行加速处理。得到各个处理结果之后，再对各个处理结果进行整合，从而得到综合结果。本申请可以缩短整体处理时长，提升网络功能虚拟化的处理效率。
-
公开(公告)号：CN116708301A
公开(公告)日：2023-09-05
申请号：CN202310868402.2
申请日：2023-07-14
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本申请公开了一种数据传输方法、装置、设备及存储介质，涉及计算机技术领域。应用于智能网卡的数据发送端，该方法包括：确定当前网络状态；获取原始数据精度的待传输数据，并根据当前网络状态确定与原始数据精度的待传输数据对应的数据传输策略；基于数据传输策略确定进行数据传输时对应的目标数据精度，并基于原始数据精度的待传输数据确定目标数据精度的待传输数据；将目标数据精度的待传输数据发送至数据接收端，以便数据接收端根据目标数据精度，确定与目标数据精度的待传输数据对应的数据处理逻辑。通过本申请的技术方案，可以根据网络状态决定数据传输精度，将网络状态检测与判断、数据精度检测与转换等操作在智能网卡中实现。
-
公开(公告)号：CN115296994B
公开(公告)日：2023-07-14
申请号：CN202210967888.0
申请日：2022-08-12
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L41/0806 , H04L61/5014
Abstract: 本申请公开了一种池化异构计算资源的启动配置方法、装置以及介质，应用于通信技术领域。在池化异构计算资源启动后若需要分配IP地址，则向应用服务器同时广播自身的异构计算资源信息和IP地址请求信息。应用服务器接收到IP地址请求信息后分配IP地址，池化异构计算资源选中一个IP地址作为目标IP地址。然后池化异构计算资源在DHCP Request报文中的选项字段中加入目标IP地址以及对应的应用服务器的IP地址，并广播给应用服务器以便于对应的应用服务器返回DHCP ACK报文。相较于原有方案，本申请同时广播自身的异构计算资源信息和IP地址请求信息，提高了池化异构计算资源的启动效率。
-
公开(公告)号：CN111736986B
公开(公告)日：2023-06-23
申请号：CN202010471493.2
申请日：2020-05-29
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F9/50 , G06F15/16 , G06N3/0464 , G06N3/063
Abstract: 本申请公开了一种深度学习模型的FPGA加速执行方法，包括：FPGA云服务器根据模型计算量和FPGA板卡计算量对待执行的深度学习模型进行拆分处理，得到深度学习模型中所有卷积核的拆分配置数据；根据拆分配置数据将深度学习模型中的卷积核部署至对应的FPGA板卡，得到多个待执行FPGA板卡；控制多个待执行FPGA板卡执行深度学习模型计算操作。通过将深度学习模型中的所有卷积核拆分至对应的FPGA板卡中进行计算操作，实现将模型拆分计算，而不是在少数几个FPGA板卡中加载过多的计算功能，避免产生硬件浪费，提高硬件性能的利用率。本申请还公开了一种深度学习模型的FPGA加速执行装置、服务器以及计算机可读存储介质，具有以上有益效果。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.055 seconds)
