-
公开(公告)号：CN119781776A
公开(公告)日：2025-04-08
申请号：CN202510265416.4
申请日：2025-03-07
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F8/41
Abstract: 本申请公开了一种模型程序编译方法、电子设备、程序产品和介质，涉及人工智能技术领域，可为神经网络模型中的模型单元设置对应的块级指令，并在将神经网络模型由源程序编译为可执行程序的过程中，可利用该块级指令记录该模型单元的单元类型、输入该模型单元的运算数据所在的内存位置、该模型单元输出的运算结果所存放的内存位置，这样既可以减少编译模型单元所需的指令数量，同时有助于处理器一次性了解模型单元对应的运算操作、运算数据存放位置和运算结果存放位置，这样既可以降低可执行程序的体积和复杂度，同时也有助于提升处理效率。
-
公开(公告)号：CN118426976B
公开(公告)日：2024-09-20
申请号：CN202410889277.8
申请日：2024-07-04
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F9/50 , G06F12/1009 , G06F18/214
Abstract: 本发明公开了一种内存扩展系统、访问方法及设备、介质和计算机程序产品，涉及计算机技术领域，内存扩展系统包括N个图形处理器和N个现场可编程门阵列模组，现场可编程门阵列模组上挂载内存扩展模组，N个图形处理器环形连接，N个现场可编程门阵列模组环形连接，每个所述图形处理器连接k个现场可编程门阵列模组；现场可编程门阵列模组，用于接收内存访问请求；其中，内存访问请求包括与现场可编程门阵列模组连接的处理器和/或图形处理器和/或其他现场可编程门阵列模组发送的内存访问请求；内存扩展模组，用于响应内存访问请求。本发明实现了图形处理器的内存扩展，提升了图形处理器的处理性能。
-
公开(公告)号：CN117827145B
公开(公告)日：2024-05-03
申请号：CN202410240189.5
申请日：2024-03-04
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本发明涉及计算机技术领域，公开了一种浮点运算装置及其处理方法、信息处理系统、硬件加速器，包括：浮点数据分析模块对浮点操作数进行分类分析，得到数据分析结果；异常结果生成模块在数据分析结果未满足当前计算模式下的算法规则时，直接生成相应结果；浮点数据归一化模块在数据分析结果满足当前计算模式下的算法规则时，将当前计算模式下得到的浮点数据或定点数据进行归一化处理，得到任意浮点格式的归一化浮点数结果。上述装置支持不同类型浮点格式，支持浮点乘、加、指数、倒数、开平方根倒数，开平方根等多种高性能计算模式，减少了冗余工作量，提高了整体效率，在保证精度的前提下能够减少硬件资源面积，且适用范围广。
-
公开(公告)号：CN117827145A
公开(公告)日：2024-04-05
申请号：CN202410240189.5
申请日：2024-03-04
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本发明涉及计算机技术领域，公开了一种浮点运算装置及其处理方法、信息处理系统、硬件加速器，包括：浮点数据分析模块对浮点操作数进行分类分析，得到数据分析结果；异常结果生成模块在数据分析结果未满足当前计算模式下的算法规则时，直接生成相应结果；浮点数据归一化模块在数据分析结果满足当前计算模式下的算法规则时，将当前计算模式下得到的浮点数据或定点数据进行归一化处理，得到任意浮点格式的归一化浮点数结果。上述装置支持不同类型浮点格式，支持浮点乘、加、指数、倒数、开平方根倒数，开平方根等多种高性能计算模式，减少了冗余工作量，提高了整体效率，在保证精度的前提下能够减少硬件资源面积，且适用范围广。
-
公开(公告)号：CN117033275B
公开(公告)日：2024-02-09
申请号：CN202311279391.0
申请日：2023-10-07
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F13/28
Abstract: 本发明公开了计算机技术领域内的一种加速卡间的DMA方法、装置、加速卡、加速平台及介质。本发明中的第一加速卡能够主动进行DMA的发起，并根据自身里记录的数据目的端的第二加速卡的内存空闲信息，直接把数据以DMA方式写入第二加速卡的内存，无需在DMA之前询问第二加速卡的内存空闲地址，也无需等第二加速卡进行DMA发起。该方案实现了：不同加速卡在硬件层面的直接DMA写操作，解决了加速卡间的DMA操作问题。
-
Patent Agency Ranking
公开(公告)号：CN115878512A
公开(公告)日：2023-03-31
申请号：CN202211260324.X
申请日：2022-10-14
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F12/109 , G06F12/10 , G06F12/06 , G11C17/18 , H04L69/22
Abstract: 本申请公开了一种内存映射方法、系统、设备及存储介质，应用于存储技术领域，包括：接收主机发送的报文并按照预设的自定义传输协议解析报文，得到解析结果；根据解析结果，确定出主机本次的操作对象，操作类型以及操作内容；当操作对象为寄存器模块时，基于操作类型和操作内容进行寄存器操作；当操作对象为存储模块时，基于操作类型和操作内容进行存储器操作；其中，操作类型包括：单个地址读、单个地址写、多个非连续地址读、多个非连续地址写、连续地址读、以及连续地址写。应用本申请的方案，可以有效地实现内存映射，并且具有灵活的内存访问方式，且性能更高。
-
公开(公告)号：CN111967244B
公开(公告)日：2023-03-14
申请号：CN202010751254.2
申请日：2020-07-30
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F40/221 , G06F40/14
Abstract: 本申请公开了一种基于FPGA的FAST协议解码方法，通过即时获取实际的XML模板并对其进行解析，生成FAST协议中间表示，并根据预先设置的解码参数确定单次读取的最大字段数，进而生成字段匹配状态机，因此该方法能够支持动态更新的XML模板，且允许根据实际网络带宽灵活设置最大字段数，适用于不同网络带宽的应用场景。在解码过程中，该方法通过字段移位寄存器和字段匹配状态机实现每次并行读取并解码多个字段的功能，显著提升了解码效率。此外，本申请还提供了一种基于FPGA的FAST协议解码装置、设备及可读存储介质，其技术效果与上述方法的技术效果相对应。
-
公开(公告)号：CN115237500A
公开(公告)日：2022-10-25
申请号：CN202210909198.X
申请日：2022-07-29
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本申请涉及分布式应用技术领域，公开了一种池化平台的数据处理方法、装置、设备和介质，基于应用加速需求，对传输协议的自定义字段添加配置信息；配置信息包括与应用加速需求相匹配的操作标识、地址信息和计算信息。依据操作标识和计算信息对主机服务器传输的应用数据进行处理，将处理后的应用数据传输至地址信息指向的加速部件，直至完成应用数据在池化平台中不同加速部件上的处理，则结束操作。通过在传输协议中添加用于对应用数据进行处理的配置信息，直接依据配置信息即可实现对应用数据的处理，减少了加速部件间配置交互次数，降低了延时，提高了池化平台异构加速性能。通过在传输协议的自定义字段中设置配置信息，简化了原本的协议字段。
-
公开(公告)号：CN119963402A
公开(公告)日：2025-05-09
申请号：CN202510433888.6
申请日：2025-04-08
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本发明公开了一种图像列化器及电子设备，涉及人工智能技术领域。其中，图像列化器通过输入端接收读写控制参数和原始特征数据，利用读写控制模块基于读写控制参数确定数据写入方式和数据读取方式，将原始特征数据按照数据写入方式写入至数据存储模块；在数据读取方式的控制下，按照卷积操作行为方式从数据存储模块读取相应数据，生成特征矩阵数据，并将其通过输出端进行输出。本发明可以解决相关技术的im2col操作存在大量重复数据的问题，有效降低内存和数据传输开销，有效降低通信延迟，提高人工智能任务执行效率，进而有效降低人工智能任务所需的内存资源和计算资源。
-
公开(公告)号：CN118536073A
公开(公告)日：2024-08-23
申请号：CN202410986270.8
申请日：2024-07-23
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F18/25 , G06F7/50 , G06N20/00 , G06F17/16 , G06F18/213
Abstract: 本申请公开了计算机技术领域内的一种加速器、数据处理方法、设备、介质、程序产品及系统。本申请在加速器中实现特征矩阵的特征融合操作，加速器可完成特征矩阵的自动分割，并实现有乘加、累加等运算逻辑，支持任意尺寸的矩阵的输入；其中的第一存储器和第二存储器以乒乓方式进行子矩阵缓存，可实现多个子矩阵的并行数据读取与计算，且脉动阵列能够达到更快的运算效率，为提高特征融合操作的处理效率提供了可能。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.038 seconds)
