-
公开(公告)号：CN113068042A
公开(公告)日：2021-07-02
申请号：CN202110296071.0
申请日：2021-03-19
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04N19/40 , H04N19/42 , H04N19/423
Abstract: 本发明公开了一种视频压缩方法、系统及装置，在读取视频数据后，先根据目标视频转换格式及当前帧的视频数据的分辨率确定需要进行色彩空间转换的视频数据分量，然后只将这些需要进行色彩空间转换的视频数据分量进行色彩空间转换，以将视频数据由RGB格式转换为YUV格式，再对YUV格式的视频数据进行压缩。可见，在不同的YUV格式对应的U/V分量的不同舍弃量时，通过本申请中的方式可以预先确定视频数据中需要进行色彩空间转换的视频数据分量，不需要进行色彩空间转换的视频数据分量与被舍弃的U/V分量相对应，此时，不需要对这些舍弃的U/V分量进行色彩空间转换，进而减小了进行色彩空间转换时的计算量，降低了系统的功耗。
-
Patent Agency Ranking
公开(公告)号：CN111752711A
公开(公告)日：2020-10-09
申请号：CN202010590971.1
申请日：2020-06-24
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本申请公开了一种基于NUMA的线程处理方法、装置、设备及存储介质。该方法的步骤包括：获取基于目标任务程序产生的线程集合；统计线程集合中与其它线程均无数据关联的独立线程；根据线程集合统计线程之间存在数据关联的耦合线程组；将独立线程平均分配至NUMA框架中的各处理器执行；将耦合线程组的耦合线程一并分配至NUMA框架中同一个处理器管理芯片对应的处理器执行。本方法保证了具有数据关联的多线程之间的同步执行，进而相对确保了基于NUMA架构执行具有多数据处理线程的任务程序时的可靠性。此外，本申请还提供一种基于NUMA的线程处理装置、设备及存储介质，有益效果同上所述。
-
公开(公告)号：CN111741246A
公开(公告)日：2020-10-02
申请号：CN202010540164.9
申请日：2020-06-12
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本申请公开了一种视频存储方法、装置、SOC系统、介质，该方法包括：根据待存储视频信息和目标DDR占用信息，向所述目标DDR发送存储空间申请请求；接收所述目标DDR根据所述存储空间申请请求发送的存储空间分配响应；将所述待存储视频信息对应的待存储视频数据存储到所述目标DDR中与所述存储空间申请请求对应的地址空间下。本申请中在视频存储的过程中，先根据待存储视频信息以及待写入DDR的占用情况进行存储空间的申请，再将待存储视频存储到申请的空间中，这样可以避免存储空间的浪费，且在不需要进行视频存储时，SOC系统上的存储资源便可以用于支持其他功能的运行，以保证系统上其他功能的正常运行，提高SOC系统的性能。
-
公开(公告)号：CN105183998B
公开(公告)日：2019-07-26
申请号：CN201510587098.X
申请日：2015-09-15
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种周期信号的仿真方法与系统，获取一个周期的各时刻的节点信息，并存储为历史周期信息，获取通过仿真得到的当前时刻的节点数值及当前时刻之前的两个时刻的节点数值，将当前时刻的节点与当前时刻之前的两个时刻的节点作为三个起始时刻节点，在存储的所述历史周期信息中匹配与三个起始时刻节点信息对应的连续三个历史时刻节点，利用所述历史周期信息与所述三个起始时刻节点信息根据差值拟合算法计算下一时刻节点的数值，利用此数值进行解方程组直到右端项收敛得到此时刻真实值，并利用新的时刻的节点数值根据插值拟合算法计算后续周期的节点数值，可以准确地对电路的周期信号值进行仿真计算。
-
公开(公告)号：CN105095610B
公开(公告)日：2018-04-10
申请号：CN201510614056.0
申请日：2015-09-23
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种调整电路仿真时间步长的方法及装置，该方法包括：识别出电路结点中的周期结点；记录所述周期结点的完整周期的历史数据，存储到历史信息矩阵中；根据所述历史数据计算得到当前时刻所述周期结点的二阶导数；通过所述二阶导数以及所述周期结点的数目，确定电路仿真时间的步长调整系数；通过所述步长调整系数以及标准步长对下一时刻仿真时间的步长进行调整。本申请利用周期结点信息对电路的仿真时间步长进行调整，能够有效减少解电路方程组的迭代次数，减少了不必要的步长调整，大幅度提高了电路的仿真速度，进而加快了芯片的验证速度以及产品化。
-
公开(公告)号：CN105095610A
公开(公告)日：2015-11-25
申请号：CN201510614056.0
申请日：2015-09-23
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种调整电路仿真时间步长的方法及装置，该方法包括：识别出电路结点中的周期结点；记录所述周期结点的完整周期的历史数据，存储到历史信息矩阵中；根据所述历史数据计算得到当前时刻所述周期结点的二阶导数；通过所述二阶导数以及所述周期结点的数目，确定电路仿真时间的步长调整系数；通过所述步长调整系数以及标准步长对下一时刻仿真时间的步长进行调整。本申请利用周期结点信息对电路的仿真时间步长进行调整，能够有效减少解电路方程组的迭代次数，减少了不必要的步长调整，大幅度提高了电路的仿真速度，进而加快了芯片的验证速度以及产品化。
-
-
-
-
-
Search Results
16
records
(took 0.035 seconds)
