-
公开(公告)号：CN202395792U
公开(公告)日：2012-08-22
申请号：CN201220013986.2
申请日：2012-01-13
Applicant: 河南科技大学
Abstract: 基于FPGA的双精度混沌信号发生器，包括时序控制单元、数据选择单元、数据存储单元和两个浮点数运算单元，两个浮点数运算单元构成两条并行的运算支路，数据选择单元分别与两个浮点数运算单元的输入端连接，两个浮点数运算单元的输出端连接至数据存储单元，数据存储单元的输出端连接至数据选择单元的输入端；每个浮点数运算单元中都设有一个数据分配单元、一个浮点数加法器、一个浮点数乘法器和一个具有数据分配的功能的存储单元，数据分配单元分别与浮点数加法器和浮点数乘法器连接，浮点数加法器和浮点数乘法器的输出端连接至存储单元。在大幅减少芯片使用面积的同时，明显提高了工作频率。
Search Results
11
records
(took 0.019 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
