公开(公告)号：CN106572103B

公开(公告)日：2019-12-13

申请号：CN201610966432.7

申请日：2016-10-28

Applicant: 桂林电子科技大学

Inventor： 刘玉明 ,  王勇 ,  陶海鹏

IPC: H04L29/06 ,  H04L12/931

Abstract: 本发明公开一种基于SDN网络架构的隐藏端口检测方法，首先通过编码控制SDN交换机实现网络三层交换，在交换过程中，控制器通过响应PacketedIn消息，对消息中包含的SDN交换机DatapathId、MAC地址、源IP、源端口信息所组成的四元组进行内存映射，以获取网络架构下所有主机通信构成的可信视图；同时通过客户代理的方式，在应用层监听获取主机通信所建立的IP和端口信息，并与SDN控制器建立通信。使用SDN控制器对客户端代理发送的消息过滤，提取主机通信包含的四元组信息并进行内存映射，以获取架构下所有主机非可信的通信视图。在SDN控制器具有可信与非可信视图的前提下，通过交叉检测的方法即能够发现隐藏端口通信所建立的连接。

公开(公告)号：CN114650141B

公开(公告)日：2024-01-30

申请号：CN202210168042.0

申请日：2022-02-23

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  吴晓亮 ,  刘玉明

IPC: H04L9/32 ,  H04L9/40

Abstract: 本发明公开一种基于FPGA的SDN网络策略合法性的验证方法，通过在应用平面和控制器平面中间加入基于FPGA计算设备的验证平面来验证SDN网络策略的合法性，利用FPGA并行处理和快速计算的优势，降低应用程序的身份验证时延，减少了控制器的计算负载，并在合法性的验证过程中对网络应用程序对控制器的信任度进行评估，有效的防止了恶意应用程序的网络策略对控制器的攻击，快速的验证SDN网络下发策略的合法性。

公开(公告)号：CN113595793B

公开(公告)日：2023-11-07

申请号：CN202110870577.8

申请日：2021-07-30

Applicant: 桂林电子科技大学

Inventor： 王勇 ,  吴晓亮 ,  刘玉明 ,  陈俊奇 ,  陆华成

IPC: H04L41/0677 ,  H04L45/00

Abstract: 本发明公开一种基于FPGA的SDN网络策略一致性的分段验证方法，利用FPGA并行处理和快速计算的优势，选取检测点对数据包的转发路径进行分段处理。在控制器中加入与FPGA信息交互线程，依据FPGA设备选取的检测点并行下发构造的探测包，以分别获取分段的转发路径信息，不仅能够减少探测数据包的头部开销、节省交换机设备的流表空间，而且降低了获取数据平面路径转发信息的时延，能够快速的验证控制平面网络策略和数据平面数据包转发行为的一致性并定位出异常工作的交换机。