-
公开(公告)号：CN103477558B
公开(公告)日：2016-04-06
申请号：CN201280018362.2
申请日：2012-07-26
Applicant: 株式会社村田制作所
CPC classification number: H04W52/52 , H03F3/195 , H03F3/211 , H03F3/245 , H03F3/68 , H03F3/72 , H03F2200/111 , H03F2203/7209 , H03G3/3042
Abstract: 本发明提供一种能以较小的面积实现多个检波方式的半导体集成电路装置及高频功率放大器模块。例如，设有：包含多级放大电路(AMP4～AMP1)、多个电平检测电路(DET4～DET1)、加法电路(ADD1、ADD2)等的对数检波部分；以及包含电平检测电路(DET6)等的线性检波部分。而且，将来自对数检波部分的输出电流和来自线性检波部分的输出电流分别乘以不同的系数之后进行相加来实现多个检波方式。具体而言，将来自对数检波部分的输出电流乘以6/5倍所得到的电流与来自线性检波部分的输出电流进行相加等来实现对数检波方式，将来自对数检波部分的输出电流乘以1/5倍所得到的电流与来自线性检波部分的输出电流乘以3倍所得到的电流进行相加等来实现对数-线性检波方式。
-
公开(公告)号：CN111725207B
公开(公告)日：2024-07-09
申请号：CN202010195743.4
申请日：2020-03-19
Applicant: 株式会社村田制作所
Abstract: 本发明提供能够抑制与多个晶体管单元连接的集电极布线的寄生电感的增加的半导体装置以及放大器模块。设置有两个单元列，由相互平行地排列的多个晶体管单元构成，每个晶体管单元包括设置在基板上的集电极区域、基极区域以及发射极区域。多个集电极引出布线分别与多个晶体管单元的集电极区域连接，并在与多个晶体管单元的排列方向交叉的方向上引出。集电极汇总布线使多个集电极引出布线相互连接。在俯视时配置在两个单元列之间的集电极中间汇总布线使从属于两个单元列中的一个单元列的多个晶体管单元分别引出的多个集电极引出布线相互连接。
-
公开(公告)号：CN117099211A
公开(公告)日：2023-11-21
申请号：CN202280023936.9
申请日：2022-02-17
Applicant: 株式会社村田制作所
IPC: H01L29/737
Abstract: 在基板上沿第一方向排列配置有多个单元。多个单元分别包含：双极晶体管；在俯视时包含于双极晶体管的基极层的发射极电极；以及基极电极。多个单元的双极晶体管相互并联地连接。多个单元中的位于两端的第一单元以外的至少一个第二单元的耐破坏性比第一单元的耐破坏性高。提供一种并不局限于面朝上安装而在倒装芯片安装的情况下也能够抑制耐破坏性的降低的半导体装置。
-
公开(公告)号：CN110739305B
公开(公告)日：2023-10-03
申请号：CN201910574024.0
申请日：2019-06-28
Applicant: 株式会社村田制作所
IPC: H01L27/082 , H01L21/331 , H01L29/737
Abstract: 本发明提供在安装到外部基板时能够抑制电连接不良的产生的半导体装置。半导体装置具有：半导体基板；多个第一双极晶体管，设置于半导体基板的第一主面侧，在与第一主面垂直的方向上，在发射层与发射极之间具有第一高度；至少一个以上的第二双极晶体管，设置于半导体基板的第一主面侧，在与第一主面垂直的方向上，在发射层与发射极之间具有比第一高度高的第二高度；以及第一凸块，遍布多个第一双极晶体管和至少一个以上的第二双极晶体管而配置。
-
公开(公告)号：CN110391196B
公开(公告)日：2023-05-12
申请号：CN201910221467.1
申请日：2019-03-22
Applicant: 株式会社村田制作所
IPC: H01L23/367 , H01L23/48
Abstract: 一种半导体装置，在印刷电路基板安装半导体芯片。半导体芯片在基板的与印刷电路基板对置的第一面形成有源元件。在与有源元件不同的位置设置由热传导率比基板高的材料构成的热传导膜。在第一面上配置覆盖有源元件以及热传导膜的绝缘膜。在绝缘膜上设置与热传导膜电连接的凸块。设置从与第一面相反侧的第二面到达热传导膜的贯通导通孔。从在俯视时与有源元件重叠的第二面的区域到贯通导通孔的内面连续地配置由热传导率比基板高的材料构成的热传导部件。半导体芯片的凸块与印刷电路基板的连接盘连接，半导体芯片被密封树脂密封。
-
Patent Agency Ranking
公开(公告)号：CN110021595B
公开(公告)日：2022-12-06
申请号：CN201910018835.2
申请日：2019-01-09
Applicant: 株式会社村田制作所
IPC: H01L27/06
Abstract: 本发明提供能够抑制发射极电阻的增大且具有适合于高输出动作的构成的半导体装置。多个单位晶体管在基板的表面沿第一方向排列地配置。与单位晶体管对应地配置输入电容元件。在单位晶体管的发射极层连接发射极共用布线。在与发射极共用布线重叠的位置设置从发射极共用布线到达至基板的背面的导通孔。在单位晶体管的集电极层连接集电极共用布线。多个输入电容元件、发射极共用布线、多个单位晶体管以及集电极共用布线按上述记载顺序沿第二方向排列地配置。将多个输入电容元件与对应的单位晶体管的基极层连接的基极布线与发射极共用布线不物理性接触地交叉。
-
公开(公告)号：CN109951193B
公开(公告)日：2021-03-16
申请号：CN201811561086.X
申请日：2018-12-19
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种实现高的功率效率并且使增益的线性提高的发送单元。发送单元具备：第一晶体管，将第一信号的功率放大并示出第二信号；电源电路，将根据第一信号的振幅电平变动的电源电压供给到第一晶体管；以及衰减器，在电源电压不足第一电平的情况下，使第一信号衰减，使得伴随着电源电压的下降，衰减量变大。
-
公开(公告)号：CN110739305A
公开(公告)日：2020-01-31
申请号：CN201910574024.0
申请日：2019-06-28
Applicant: 株式会社村田制作所
IPC: H01L27/082 , H01L21/331 , H01L29/737
Abstract: 本发明提供在安装到外部基板时能够抑制电连接不良的产生的半导体装置。半导体装置具有：半导体基板；多个第一双极晶体管，设置于半导体基板的第一主面侧，在与第一主面垂直的方向上，在发射层与发射极之间具有第一高度；至少一个以上的第二双极晶体管，设置于半导体基板的第一主面侧，在与第一主面垂直的方向上，在发射层与发射极之间具有比第一高度高的第二高度；以及第一凸块，遍布多个第一双极晶体管和至少一个以上的第二双极晶体管而配置。
-
-
公开(公告)号：CN110011626A
公开(公告)日：2019-07-12
申请号：CN201811608279.6
申请日：2018-12-26
Applicant: 株式会社村田制作所
Abstract: 本发明提供一种功率放大电路，能够在宽频带适当地放大高频信号。功率放大电路是将发送频带内的高频信号作为放大对象的功率放大电路，具备：放大器，将高频信号的功率放大并输出；偏置电路；和阻抗电路，被连接在放大器的信号输入端与偏置电路的偏置电流输出端之间，具有在发送频带内衰减的频率特性。阻抗电路包含：第一阻抗电路，与信号输入端连接；和第二阻抗电路，被连接在第一阻抗电路与偏置电流输出端之间。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.033 seconds)
